EDA365电子论坛网»电子社区 › 研发技术版块 › 电磁兼容&安规论坛 › 关于USB接口静电求助大神，非常感谢！

关于USB接口静电求助大神，非常感谢！

查看数: 3340 | 评论数: 12 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

zophim

发布时间: 2019-4-11 13:26

正文摘要:

请教大神， 8 ?6 A2 e# I# [% P我的产品是是塑料外壳，DC供电的摄像头一类的产品。无地线。; Y( a2 ?1 X2 X% [& O USB接口直接插U盘，在录像的时候，对USB连接器施加静电干扰，会出现提示说没插入U盘。 . p- R! l ...

eastxidu 发表于 2019-6-4 10:28

学习了

NorthTiger 发表于 2019-6-4 10:27

大神很多啊，学习学习

eda_wang 发表于 2019-5-20 10:00

学习了

haiyun0921 发表于 2019-5-14 13:16

学习了

peter.song 发表于 2019-5-5 09:48

看原理图这样接没问题，如果着急可以电话联系我

cai1116 发表于 2019-4-23 09:31

本帖最后由 cai1116 于 2019-4-23 09:46 编辑

我和你有类似的问题，我的目标产品也是塑壳，是电能数据采集设备，要对485口进行静电8KV接触放电，485口采用单独隔离的电源和信号用光耦隔离，五台样机，其中两台在打485口A线时直接导致主板上mcu和flash挂了。最后发现是静电通过485电源回路干扰了跨越电源回路的几根去向mcu的信号线导致的，验证方法是打断PCB上485模块的电源回路，用飞线连接给485供电，再做8KV就没问题了。
总结认为是PCB布板时考虑不周所致，后续对PCB改版，再做8KV接触放电就OK了。

jiaojinlong 发表于 2019-4-19 16:45

我觉得不是这个问题吧，我设计的一点问题没有

水上残阳 发表于 2019-4-12 15:16

从你描述的问题来看，在测试4KV静电时，加磁珠貌似没有用，你测试之前USB外壳地和电源回路的地是接在一起的？

Mhza 发表于 2019-4-11 17:16

检视单板
DDR有部分走线跨分割，单板板子边缘有部分较长走线，此部分走些直接连接主芯片。
USB差分线有三次以上的换层。
目前我的想法是对USB连接器做地分割，以及调整走线，请大神们留下你宝贵的意见

Mhza 发表于 2019-4-11 17:15

我做些了一些对策，麻烦大家帮我分析下
1, USB连接器外壳与单板数字地之间只有一个磁珠进行搭接。加大USB外壳与数字地之间的接地面积，多点接地，无明显改善。
2, 对整机结构分析，发现机器上下盖正常安装情况，LCD排线直接压在主芯片以及DDR等敏感芯片上。测试时将上盖挪至旁边，LCD排线不经过几个核心芯片上方，有改善，但无法完全通过测试。
3，将LCD排线屏蔽接地，贴与外壳上加大与几个核心芯片的距离，屏蔽主芯片 DDR flash等芯片，按照正常安装，情况与2差不多，有改善但无法完全通过测试。

jiafz@foxmail 发表于 2019-4-11 13:43

:zzzzzzzzzzzzzzz

帐号		自动登录	找回密码
密码			注册

关于USB接口静电求助大神，非常感谢！

正文摘要:

回复

推荐内容 /1