gabbana0529 发表于 2019-3-27 11:136 `# m* x- e( [ 谢谢回答。0 l- |% |$ G0 X 没有换参考层,数据和地址都参考的是GND;* j1 b8 }: z+ X& w2 n 等长检查了没问题; 2.5G的频谱暂时没办法看; 我们这个PCB跟xilinx的开发板差异大,不太具有对比性,不过原理方面确实是参考了开发板,开发板肯定没问题啊;' X7 |0 ^& Z; k2 L. C 从2133降频至1600有改善,但是还是有错,我觉得降到1600了,时序、信号质量方面的余量应该很充足了,不应该再出错了才对,所以我倾向于不是信号完整性方面的问题。 |
jeamy 发表于 2020-10-22 18:17" {: m6 D9 O: C. P3 ^; v6 { 你这个纹波算正常吧,我当时的纹波都300多mV了,我那个是因为生成VTT的电路,本来想着从远端取反馈能精确点,不过取反馈的走线太细长,不知道是类似于自激了还是咋回事,导致纹波很大,改成就近取反馈就好了 |
gavinhuang 发表于 2020-10-21 09:03 我量的VTT纹波大概是20-30mv,这个正常吗?纹波过大您是通过加滤波电容解决的吗? |
jeamy 发表于 2020-10-20 18:23% }+ ^4 Y8 p. W& B 我的板子后来查到的原因是VTT电压上的纹波很大0 }2 n0 L; N7 I, E/ P7 n |
gavinhuang 发表于 2019-3-29 18:10 您好 我的板卡也遇到了一样的问题,终端匹配换成50欧后无错误的最高速率有提升,但是跑不到最高速,请问您找到问题原因了吗? |
| 您好 请问找到原因了吗? |
| 学习了一下,不错啊 |
| 学习了,谢谢各位分享解决思路,想问问楼主最后问题解决了吗? |
学习一下了![]() ![]() :) |
![]() ![]() :):) |
|
最后解决了吗?. s3 B/ m* x/ q! ^! c8 y9 ` |
| 检查一下高位颗粒的电源走线,会不会存在远端电压跌落的问题。 |
gavinhuang 发表于 2019-3-29 18:10 https://forums.xilinx.com/t5/Memory-Interfaces/Fly-by-ddr3-termination-value/td-p/809007 官方有个提问,说RTT影响DDR3使用频率。 |
gavinhuang 发表于 2019-3-29 18:10 参考设计用5个DDR,你这个用2个而已,是不是也和这个有差异。有没有高速示波器,可以看看Addr在RTT的信号怎么样,说不定之前过冲下冲严重导致异常?5 V# u: p5 k! R+ r" C3 A |
/1
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-12-12 08:09 , Processed in 0.203125 second(s), 38 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050