| 有没有可能是内存的规则设置有问题呢?即使是负片层DRC也是能检查出来的 |
![]() ![]() |
canatto 发表于 2018-10-14 23:59) `% n' s8 \/ L9 Z! k: Q$ g 我是最早看的PADS,他不推荐负片,还说正片的出现原因就是负片有缺陷,容易出现问题,我一直以为负片就是要淘汰的,但是看看AD,和allegro资料,基本都是谈用负片,也没说容易出现问题啊。为什么就是PADS不推荐负片,用负片容易出现问题呢? ]7 p) G: Z- H5 k4 A0 g |
| 另外,试图再现楼主的问题,但没有成功。在CAM层强行布线,贴近另一网络的过孔,DRC还是抓住了错误。图中深灰色是GND,浅绿色是另一个网络布线。问题的原因看来还是没搞清楚。 |
ROUTE-ON-CAM.png (21.59 KB, 下载次数: 11)
hkk603 发表于 2018-10-14 22:54" @/ l% n/ B c* E 没用过allegro, 完全不知道。 PADS 虽说允许负像内层,但是因为它使用上的诸多局限和较高的出错机会,与其说“PADS推荐正片”, 不如说“PADS不推荐负片”。" T& Q/ O" }( \ |
canatto 发表于 2018-10-14 22:387 ^ b% @; r% x8 b9 ^ 对于内电层,AD好像资料比较少,好像他只用负片,是吧?PADS是推荐正片,负片也可以,allegro是资料介绍都是用负片。正片好像能不能用介绍资料很少。 |
| 没想到还有用CAM层的。因CAM层是所谓的负像整体灌铜层,不允许布线,不小心布了线也不检查,此外CAM层灵活性差,对keep-out cutout 都不响应,自从多年前(差不多20年)有了split/mixed 层已经没见到再有人用。PADS保留它基本只为兼容已有老设计中已经用到CAM层的情况。不过如果即使你真的用了CAM层,并在上面布了线,那也还需要再犯另一个错误,输出Gerber时把该层当作普通绕线/灌铜层处理, 否则,CAM层上的布线不会出现在Gerber图形中的。 |
| Verify Design 的时候要记得打开所有导电层,除此之外想不出别的原因。 |
| 再灌铜一次就好了,我也遇到这种问题,板子回来发现短路,只能钻孔 |
![]() ![]() |
/1
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-11-29 17:22 , Processed in 0.156250 second(s), 29 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050