| 学习学习 |
GHOST 发表于 2018-1-15 11:53/ ~) y+ V& u9 ~- [ n, y6 ? 问题解决了,确实是模型的问题,DDR3模型里面定义的差分管脚没对应,换一个模型解决了 * v4 v5 T, q- F( B0 }: i l |
GHOST 发表于 2018-1-13 14:58 有这种可能,我也怀疑是模型带来的问题,CPU厂家给的模型,DDR3自己网上下载的,我换了三个DDR3发现没变化,应该是CPU模型带来的问题,这种情况怎么解决啊?模型里怎么查看? |
superlish 发表于 2018-1-13 10:32 没有问题,就是软件自动定义仿真网络的时候就把四根信号两两分一起了,不知道是什么原因。- I2 D) L* \( v0 r/ m$ t |
/1
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-11-23 02:20 , Processed in 0.171875 second(s), 29 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050