我们在Logic中有的解码芯片引脚几百个，或者是将orcad或其它版本的原理图转过来的时候，有的是没有页间连接符的，这样的话，在生成PCB会报错，如果要解决就得把这些网络都加上页间连接符，而且的原理图上有多达上百 ...
查看 »
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-12-12 08:40 , Processed in 0.171875 second(s), 30 queries , Gzip On.
深圳市墨知创新科技有限公司
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050
/1 
组图打开中，请稍候......
收藏
支持！
反对！