其實沒有好壞 , 主要還是看阻抗匹配.
如果pad 形成的雜散電容量高 , 那就要想辦法用電感去耦合降低阻抗 , 就有可能發生由 Pin pad 出線後�@pad 走半圈的作法.
如果是後面的走線長所造成的電感量較大 , 那就可能以舖銅塊的方式來增加局部雜散電容來解決電感問題 ( Intel 的 Tab Routting )

procomm1722 发表于 2016-11-25 13:54
8 l& n, k  D) P+ Q其實沒有好壞 , 主要還是看阻抗匹配.
如果pad 形成的雜散電容量高 , 那就要想辦法用電感去耦合降低阻抗 ,  ...

5 K0 K0 h% a- ^( O& _) P. B你好，请问有相关的资料可以看看吗？ 谢谢！
9 \% I9 A, h+ N1 Q

tiny丨Y 发表于 2016-11-23 09:28
二图比较好，具体原因我也说不清

不应该是图一更好吗？说什么和芯片内部一脚的电感和电容有关？但具体我也不清楚。有知道的大神希望回复下。谢谢！

我一般遇到这种都是选图二然后加泪滴

dzkcool 发表于 2016-11-25 14:42
5 M" Y" }- f# G1 i+ _DFM上会要求走线从焊盘的短边出线，但对于这个芯片来说，焊盘足够宽，所以用图二即可。

谢谢，杜老师！
- U3 ^' F( @( o' J* D( m

DFM上会要求走线从焊盘的短边出线，但对于这个芯片来说，焊盘足够宽，所以用图二即可。

从芯片的侧脚出线没问题的

图二好， 原因是寄生参数相对较小。 对于信号来说，能走短线，绝不走长线；

weman 发表于 2016-11-23 13:38
过孔打在焊盘上，对工艺不太好吧

太密了，不过还有电镀填孔的，所以不用担心
& F; |4 Q( |1 Q1 K) i

过孔打在焊盘上，对工艺不太好吧

各家公司不一样,

wolf343105 发表于 2016-11-23 11:45
图一好.

" v0 g5 t% L: @. {" l你好，能告诉下为什么吗？或者有没有相关资料可以参考下。谢谢！

你老大教我的时候说图一比较好呢

图一好.

我一般也是走图2的方式，如果图1出线的话，孔就放右边了。