PDAS LOGIC封装不能同步到LAYOUT

查看数: 866 | 评论数: 3 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2016-5-7 17:44

本帖最后由 iysheng 于 2016-5-7 17:45 编辑 6 r6 q' V% B Y7 G% g. T7 \4 E ( e% a. Q. `0 P/ _9 ^/ ]用的vx1.2，更新了logic下的封装，同步到layout，还是不行，还要自己选择下不知道是为什么？ : ...

回复

iysheng 发表于 2017-5-21 19:54

tgwi1999 发表于 2016-5-9 16:555 p) A- w# Y0 S' {
高版本的没有用过现在我只用过9.5的你看一下你那个从原理图导入到PCB中选项打上勾没，对比PCB封装分配和对 ...

的却,是你说的这个原因,我没有钩选那项.

tgwi1999 发表于 2016-5-9 16:55

本帖最后由 tgwi1999 于 2016-5-9 17:05 编辑

高版本的没有用过现在我只用过9.5的你看一下你那个从原理图导入到PCB中选项打上勾没，对比PCB封装分配和对比名称建议添加和删除元件而不是重命名，你看一下打上勾没

的却,是你说的这个原因,我没有钩选那项. 详情回复发表于 2017-5-21 19:54

杨悦兮 发表于 2016-5-9 09:52

你明明不是选的SOT-23么，反正看不太懂你说什么。难道你选了TO-92导入PCB变成SOT-23了？不可能吧。

GMT+8, 2025-11-26 13:16 , Processed in 0.187500 second(s), 29 queries , Gzip On.

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

帐号		自动登录	找回密码
密码			注册