EDA365电子论坛网»电子社区 › 研发技术版块 › 芯片SIP|封装设计 › 晶圆级封装（WLP）优势

晶圆级封装（WLP）优势

查看数: 1136 | 评论数: 4 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

amao

发布时间: 2015-10-19 09:11

正文摘要:

本帖最后由 amao 于 2015-10-19 09:36 编辑 & i- Z5 R1 u6 n f) {4 @ ( y; l: g/ K% H) Z1 |转自：半导体行业观察 ' M% N2 h, P: T' W% ]% p* M$ s2 h2 U) N* `# b 晶圆级封装（WLP）以BGA技术为基 ...

回复

gochip 发表于 2019-5-16 23:00

xuexi

denny_9 发表于 2017-6-13 15:08

封装主要是把芯片功能转移，保护起来，方便使用。

风影楼 发表于 2015-12-12 13:17

我公司做这个的

qingdalj 发表于 2015-10-19 16:47

有个问题，一般的芯片相对于封装都偏小，所以我才需要通过封装将芯片pin引出，以方便贴装；也就是说芯片都是密集型的，可以用很小的面积支持大批量的pin；如果芯片和封装一样大，那会不会浪费晶圆，从而导致成本上升？

点评

amao

芯片设计中有PAD LIMITD及DIE LIMITED之分，当然不同封装成本差别很大。使用哪种类种的封装已考虑到成本问题了发表于 2015-10-20 08:42

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-24 12:24 , Processed in 0.171875 second(s), 29 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

帐号		自动登录	找回密码
密码			注册

晶圆级封装（WLP）优势

正文摘要:

回复

点评

推荐内容 /1