EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › 关于DDR3地址线等长设置问题求教

关于DDR3地址线等长设置问题求教

查看数: 3918 | 评论数: 14 | 收藏 2

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

liuxiang5119

发布时间: 2015-9-11 10:11

正文摘要:

本帖最后由 liuxiang5119 于 2015-9-11 10:23 编辑 6 ?% d" m$ @- }! m% |. w2 y0 [+ F8 B- G. V: b& e, l 最近在学allegro，参考飞思卡尔官方电路板，对地址线等长有以下问题希望大伙给个结论： & k5 [% E( ~& ...

摇啊摇 发表于 2021-2-15 19:12

显卡看看

dzkcool 发表于 2019-3-12 09:14

不是什么规则都要设进去，否则人都看晕了，这种分支等长可以通过布线时打孔的位置来确定，把过孔打在中间位置，分支长度自然就相差无几了。

6688hyc 发表于 2019-3-11 14:08

他这个等长好严格啊

star929 发表于 2017-5-27 17:10

看看

江南电子 发表于 2017-4-24 11:29

跟我想的一模一样，也是碰到这个问题。还有一个我觉得4个分支不应该也是要组内等长吗，实际上他也等长了，只是没看到约束规则，楼主解决了吗？

我要好好学习 发表于 2016-3-14 21:01

学习学习

johnson7911 发表于 2016-1-19 17:49

学习了

liuxiang5119 发表于 2015-9-14 14:59

esyintao 发表于 2015-9-12 14:36- V( }& q% }! a6 ?
不知道为什么这样设置，估计是不是软件版本，导致约束信息变化，T形等长设置没问题，但没有跟u1约束信息和c ...

所以现在很纠结，按理说官方板子应该是验证OK的，但是约束规则里边确认没有
官方原版是16.3的版本，我是用16.6打开的，感觉版本引起错误可能性不是太大

esyintao 发表于 2015-9-12 14:36

不知道为什么这样设置，估计是不是软件版本，导致约束信息变化，T形等长设置没问题，但没有跟u1约束信息和clk0的约束，但好像又是做了等长的，但误差比较大

点评

liuxiang5119

所以现在很纠结，按理说官方板子应该是验证OK的，但是约束规则里边确认没有官方原版是16.3的版本，我是用16.6打开的，感觉版本引起错误可能性不是太大详情回复发表于 2015-9-14 14:59

流光、溯雪 发表于 2015-9-11 23:33

liuxiang5119 发表于 2015-9-11 17:03
7 a+ T( F$ S. n( `没人规定ddr3必须走菊花链另外这个板子是官方出的板子

好吧，还以为是必须走链式结构呢。

q270350800 发表于 2015-9-11 22:36

一般消费电子都是官方推出来肯定是经过验正OK的走什么型式的拓扑随芯片而异

liuxiang5119 发表于 2015-9-11 17:03

流光、溯雪发表于 2015-9-11 14:51
' h3 l1 e3 J8 l0 u/ {; rddr3为什么走T型结构？不是菊花链嘛？

没人规定ddr3必须走菊花链另外这个板子是官方出的板子

点评

流光、溯雪

好吧，还以为是必须走链式结构呢。详情回复发表于 2015-9-11 23:33

流光、溯雪 发表于 2015-9-11 14:51

ddr3为什么走T型结构？不是菊花链嘛？

点评

liuxiang5119

没人规定ddr3必须走菊花链另外这个板子是官方出的板子详情回复发表于 2015-9-11 17:03

帐号		自动登录	找回密码
密码			注册

关于DDR3地址线等长设置问题求教

正文摘要:

回复

点评

点评

点评

推荐内容 /1