EDA365电子论坛网

标题: 新画的两块板子，请各位多多提意见看那些地方如何修改下更好些？ [打印本页]

作者: xyz133355555 时间: 2015-6-2 09:24
标题: 新画的两块板子，请各位多多提意见看那些地方如何修改下更好些？
一个是转接板，另一个是STC单片机主板。新画的两块板子，请各位多多提意见看那些地方如何修改下更好些？谢谢！

QQ图片20150602092143.png (71.73 KB, 下载次数: 7)

转接板

QQ图片20150602092245.png (119.43 KB, 下载次数: 6)

单片机

单片机转接板PCB.rar

653.89 KB, 下载次数: 49, 下载积分: 威望 -5

作者: 逆风丶蔷薇花瓣 时间: 2015-6-3 16:22
布线挺好的，没有问题。就是器件的标号上不要放过孔，器件标号不要放在Keep-out Layer上，或者不要太靠近Keep-out Layer

作者: xyz133355555 时间: 2015-6-3 17:49
好的，谢谢。请问其他还有那些可以改善下的地方？

作者: yangbing2020 时间: 2015-6-14 02:29
布局可以再优化一下，感觉有点乱，端口尽量全部靠边（J2？），不要把丝印放在元件挡住的地方，貌似有些丝印会被开窗开掉（没传到阻焊层看不到），丝印至少要在板边里面，在里面前提下，尽量往里些（靠边丝印可能不会清晰，PCB也好做），建议用机械层做板框，这样跑检查时不会因为禁止层而出现大量违规，要养成良好的习惯。目测这么多，下一楼吧

作者: xyz133355555 时间: 2015-6-16 14:29

yangbing2020 发表于 2015-6-14 02:29
% R2 D3 F! a6 J6 p/ `4 e3 P9 H布局可以再优化一下，感觉有点乱，端口尽量全部靠边（J2？），不要把丝印放在元件挡住的地方，貌似有些丝印 ...

谢谢。那些连接器是结构定的，确实有些杂乱，这个暂时不管它。之前一直使用KEEPOUT层作为板框，然后检测的时候确实有大量报警，但因为知道缘由所以一般都忽略。那现在为了规范文件，选机械层几作为板框呢？

作者: xyz133355555 时间: 2015-6-18 12:18
更新了版本，小小修改了下。

QQ图片20150618121037.png (103.34 KB, 下载次数: 8)

QQ图片20150618121257.jpg (342.61 KB, 下载次数: 6)

QQ图片20150618121408.jpg (264.48 KB, 下载次数: 6)

QQ图片20150618121434.jpg (217.59 KB, 下载次数: 7)

作者: dyengi 时间: 2015-6-18 17:00
很好！！！！

作者: yangbing2020 时间: 2015-6-18 19:01
我习惯机械1层做边框

作者: yangbing2020 时间: 2015-6-18 19:04
你的丝印有问题，1.要保证元件焊上去之后，不能盖着任何丝印，2丝印不要摆在过孔出，即过孔会冲掉丝印，益智符号不清晰

作者: yangbing2020 时间: 2015-6-18 19:11
3.建议晶振外壳落地，4.你板子要是量产的话，要加板边，MARK点，5.画板，你要考虑SMT怎么贴方便，插件怎么好插，过波峰焊怎么好上锡，执锡怎么方便，维修怎么方便，5你丝印最好统一一个方向，要不生产维修的脖子都拧到痛

作者: xyz133355555 时间: 2015-6-23 09:12

yangbing2020 发表于 2015-6-18 19:118 s8 U0 Y) _" q# c4 R4 T, A& f6 s
3.建议晶振外壳落地，4.你板子要是量产的话，要加板边，MARK点，5.画板，你要考虑SMT怎么贴方便，插件怎么 ...

哈哈是要考虑到这些不过有些时候现实比如时间紧什么的这些规则最好准守，然后考虑一个优先级的问题

作者: hwixjj 时间: 2015-6-26 15:45
这几个地方的孔可以打的齐一点，节省钻孔车床调坐标的时间，另外也美观

1.jpg (68.49 KB, 下载次数: 7)

作者: hwixjj 时间: 2015-6-26 15:47
这个地方的铺铜不能直接铺在焊盘上，而且与厦门的VCC靠的比较近，如果量产，则很容易引起短路现象，造成不良率升高。

2.jpg (107.74 KB, 下载次数: 6)

作者: hwixjj 时间: 2015-6-26 15:55
丝印摆不下可以这么摆

3.jpg (99.72 KB, 下载次数: 7)

作者: hwixjj 时间: 2015-6-26 15:58
芯片禁止这样出线

4.jpg (116.31 KB, 下载次数: 7)

作者: xyz133355555 时间: 2015-6-26 17:26
谢谢很具体尽量学习按照这种规范来画板

作者: xyz133355555 时间: 2015-6-26 17:33

hwixjj 发表于 2015-6-26 15:45
5 e6 P6 ~ g! ?2 O7 V4 d! _# U这几个地方的孔可以打的齐一点，节省钻孔车床调坐标的时间，另外也美观

这个之前没考虑到，应该会好一些就是多花点时间调整时间不赶的话有必要这样优化下大哥，你内功很深厚啊哈哈

作者: xyz133355555 时间: 2015-6-26 17:36

hwixjj 发表于 2015-6-26 15:474 b& w7 s2 v# T7 X D
这个地方的铺铜不能直接铺在焊盘上，而且与厦门的VCC靠的比较近，如果量产，则很容易引起短路现象，造成不 ...

这个9V网络那里设置了一个大点间距的规则是考虑到板厂生产能力及各地温湿度等不同？

作者: xyz133355555 时间: 2015-6-26 17:40

hwixjj 发表于 2015-6-26 15:55
, J; u; P$ b7 ?丝印摆不下可以这么摆

我一般另外出一份元件标号在中间的贴片图

QQ图片20150626174043.png (80.49 KB, 下载次数: 9)

作者: tiankan01 时间: 2015-7-3 16:02
看上去很舒服，其实地很烂，完整性太差了

作者: xyz133355555 时间: 2015-7-6 09:11

tiankan01 发表于 2015-7-3 16:02" g1 D' u2 L$ S9 K$ o2 C \
看上去很舒服，其实地很烂，完整性太差了

谢谢，我对于这方面的内容了解很少。请问哪些地方的地很烂，可以截图圈出来？或者大概如何改善，从哪里入手？

作者: hui_hui0228 时间: 2015-7-20 16:55

xyz133355555 发表于 2015-7-6 09:11) ?# n0 E* g$ ?! p& _2 \& r2 V
谢谢，我对于这方面的内容了解很少。请问哪些地方的地很烂，可以截图圈出来？或者大概如何改善，从哪里入 ...

他的意思应该是板子看上去很整齐，走的不错，但是因为比较密导致地不完整，表层全是一些零碎的地，这个一部分可能原件就是很多，所以避免不了，在避免不了的情况下其实你摆件的时候就应该注意一点，比如原件怎么摆能让地在外面能让地能尽可能的多铺一些让地完整一点。

作者: hui_hui0228 时间: 2015-7-20 17:03
另外，部分元件摆件都是贴着板边的，还有走线也是，这样是有风险的，元件太靠近板边裁板的时候会有裁到元件的风险（沉板的、一些连接器除外，比如usb，dc jack，RJ45等），走线也是，裁板的时候如果没裁好有毛刺你这线就与下层的地连上了，就短路了，一般元件与板边的距离最好大于0.5mm，走线也是，让板边都有一圈地铺过去，打上一排地孔，这样可以保证生产、便于SMT，还可以抗干扰、ESD一些问题。那些辐射比较大的信号不会辐射出去，等。。。

作者: xyz133355555 时间: 2015-7-23 14:09

hui_hui0228 发表于 2015-7-20 16:55
7 S% N! I) S6 S* H$ B他的意思应该是板子看上去很整齐，走的不错，但是因为比较密导致地不完整，表层全是一些零碎的地，这个一 ...

好的，非常感谢

作者: tiankan01 时间: 2016-3-30 11:18
有没有layout工程师想换工作，小弟这边有份不错的工作，想要的可以回复我

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)