EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › 请教：Allegro约束管理器中BUS添加NET失败。

请教：Allegro约束管理器中BUS添加NET失败。

查看数: 1817 | 评论数: 7 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

george3166

发布时间: 2015-5-14 10:17

正文摘要:

请教一个问题，烦请帮忙：1. 我在allegro约束管理器(Constrain Manager)中添加一个BUS，如下图所示: 首先创建BUS:CLK_BUS_POST RD, 然后再把NET：CK0_C，CK0_T加入BUS中。* |$ h( e" F/ } ; \5 ?3 m# `9 z 6 ...

george3166 发表于 2015-5-15 14:57

dzkcool 发表于 2015-5-15 09:584 h6 D d( V4 O1 n- y
你要把XNet:CK0_C所接的分立器件模型去掉，而不是把这根信号的模型去掉。去掉分立器件模型后 ...

我把CK0_C接的器件模型更新就可以解决问题了。非常感谢！

dzkcool 发表于 2015-5-15 09:58

george3166 发表于 2015-5-14 13:47+ L* g- x: o$ _8 I
看起来是的，但是我不知道如何来改，我试过选中CK0_C 信号，然后Edit-->Properties，选择Delete Signal_M ...

你要把XNet:CK0_C所接的分立器件模型去掉，而不是把这根信号的模型去掉。去掉分立器件模型后，这根Xnet也不存在了。

点评

george3166

我把CK0_C接的器件模型更新就可以解决问题了。非常感谢！详情回复发表于 2015-5-15 14:57

kevin890505 发表于 2015-5-14 17:24

george3166 发表于 2015-5-14 10:416 ~3 b' M4 u1 ^6 d4 y- T; D R
谢谢回复。您请看第二张图我也创建另一个BUS：CLK_BUS_PRE RD, 它就可以添加NET：CK_C,CK_T。

那我理解错了可能，不过严格意义上来说，这种划分成class是比较科学的，当然，只是个人习惯。

george3166 发表于 2015-5-14 13:47

dzkcool 发表于 2015-5-14 11:31' ]$ Y8 H* |# ~, l+ w, J9 |9 ^
是不是XNet:CK0_C已经包含了这两个net？

看起来是的，但是我不知道如何来改，我试过选中CK0_C 信号，然后Edit-->Properties，选择Delete Signal_Model，现象依旧。

点评

dzkcool

你要把XNet:CK0_C所接的分立器件模型去掉，而不是把这根信号的模型去掉。去掉[/backcolor]分立器件模型后，这根Xnet也不存在了。[/backcolor] 详情回复发表于 2015-5-15 09:58

dzkcool 发表于 2015-5-14 11:31

是不是XNet:CK0_C已经包含了这两个net？

点评

george3166

看起来是的，但是我不知道如何来改，我试过选中CK0_C 信号，然后Edit-->Properties，选择Delete Signal_Model，现象依旧。[/backcolor] 详情回复发表于 2015-5-14 13:47

george3166 发表于 2015-5-14 10:41

谢谢回复。您请看第二张图我也创建另一个BUS：CLK_BUS_PRE RD, 它就可以添加NET：CK_C,CK_T。

点评

kevin890505

那我理解错了可能，不过严格意义上来说，这种划分成class是比较科学的，当然，只是个人习惯。详情回复发表于 2015-5-14 17:24

kevin890505 发表于 2015-5-14 10:25

BUS不是随便创建的，BUS顾名思义总线，你在命名上必须符合总线规范。你可以建立一个class，这个是根据你需要的牟总分类依据来建立的，比如这一组都是时钟，都是复位，都是电源，都是需要走20mil宽度的，都是阻抗有50ohm需求的等等，自己想怎么分就怎么分

帐号		自动登录	找回密码
密码			注册

请教：Allegro约束管理器中BUS添加NET失败。

正文摘要:

回复

点评

点评

点评

点评

推荐内容 /1