我也来说一下，个人意见，仅供参考：
$ u  x) R, y4 O. j8 l1. 要严格等长；不管是差分线对还是TX，RX对，等长就是了，虽然我们知道后者是无所谓，万一软件调不出来，第一件事就是问你这个：等长了吗？你就可以胸有成竹地说，所有的都等了。
2. 不用说了，neck mode；
* ?" t4 ?1 D# G# s- R" t& h( l3. 同上，需要十度走线；
& n% y' g+ H0 t6 }* v4. 除了多铺铜，最好顶底层用2OZ以上的铜皮，电源是最为关键，对数字部分，我一般看重的是电源和回路。
年底要发奖金，这个时候，一定要注意设计，如果因为一时痛快而被人抓了把柄，奖金分少了，就不好了。

dzkcool 发表于 2014-12-9 10:27
1、收发之间无需等长，实际上走线拓扑一致，相差也不会太大；
0 q4 M$ K1 F5 d5 ~0 s0 l2、BGA内用Neck模式，一般是4/4的线宽线距， ...

多谢大神。关于内核电源处理，我目前使用4内层+1表层铜皮的方式。通流量绝对满足48A要求。
# ]" U2 q1 H- N6 d6 o而且电源走向没有经过DDR，但是电源到芯片相当于一根较小的U形铜皮，   DDR大概位置
6 P4 ^; c& x, d3 R: f' ~, v  f刚好在U的中间偏上侧，虽然电源不影响DDR，但是我经过仿真发现直流回路在地平面
5 ^/ t$ [$ ?3 U. X) N2 `上的电流密度，DDR下方明显要大许多，这个问题应该怎么处理？  单独掏空DDR和内核电
源地中间形成一个隔离槽的话会影响DDR走线下方的参考地，所以纠结啊！！！或者不用管？
5 o, Y+ ?5 w3 t  C9 A, v$ [3 q' D1 \

谢谢分享

感谢分享，刚好需要。

请问能大概讲下十度走线吗？真的没见过。。。。

感謝分享~~

没有想象中的那么复杂，ALTERA开发板做过类似的板子，具体参考Stratia IV GT 100G Development Kit Board

  是做背板么？一个QSFP+内部是否有CDR?   如果不同差分线之间能保持等长或者尽量等长最好，但是实际上由于接口 芯片引脚位置等因素造成不可能完全等长。 如果不等长并行的信号如何处理，这交给后面的CDR芯片进行数据整形。

你是做QSFP+背板PCB的吧？  为什么需要这么大的电流？对于SFP+ QSFP协议先熟悉下

材质会影响阻抗，更换了材质 阻抗线需要重新计算，已经达到10G 用ROGERS 相对于FR4性能更好 当然价格也贵点。不知道10度走线，都是走直线和135°走线，当时画的是个八层板，收发各有8对吧
: c" }+ j6 Z% V9 Q. U4 o% _

part99 发表于 2014-12-9 23:34
我也来说一下，个人意见，仅供参考：
& f9 |. v5 S+ k. D# k# e  Q' w. o8 n# @1. 要严格等长；不管是差分线对还是TX，RX对，等长就是了，虽然我们 ...

3 `# E& I* {' G) R. H请教下，FR4采用10度走线是和材质有关，我们现在采用ROGERS，不知道还有没有这个问题还需要10度走线不？
大家都采用什么材质，有没有必要换ROGERS的板材，


还有个问题，PHY到光纤口的差分信号是不是50欧姆？有没有什么资料啊
7 a- u. J% ^' W$ \

2 l, O% g0 b+ i0 r5 k; T3 ]
) Y" S! ~) J9 V* G* n# W/ G1，收发之间不需等长
2 F- f$ [( R# B' Q+ R8 k/ Y2，必须用neck mode3，什么是“十度走线”？

jhh610528 发表于 2014-12-9 22:24
1.不需要等长
6 ^) g% f: z3 m- G' J2.neck mode
3。不需十度走线

( V- Q9 }+ C" w# j$ A- f3Q

dzkcool 发表于 2014-12-9 15:28
# h) J1 x* M' a  ~6 G  S+ ~我想，直流应该对DDR的影响不大

& C& `/ t* [! I& p7 e/ a' i3 |多谢大神帮忙。

1.不需要等长
2.neck mode
3。不需十度走线
4。可以在信号层多铺几个铜皮
2 s: l( D. ~2 k/ w个人处理方法，仅供参考

我想，直流应该对DDR的影响不大