EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › 布局时元器件对齐问题

布局时元器件对齐问题

查看数: 2157 | 评论数: 11 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

sapphire1227

发布时间: 2014-11-19 09:54

正文摘要:

在布局时为了快速摆放，有将格点设置成大小网格如5 5 5 5 5这种做法。我在布局时将格点设成25 25 25 25 25前提下，去摆放元件，发现即便相同封装同一NET属性的元件也会有无法对齐的情况，请论坛上知道的朋友解释一下 ...

阿宽 发表于 2014-11-20 19:42

若是同一封装，还不能对齐，你可以试一下这个。

QQ图片20141120194301.png (7.26 KB, 下载次数: 27)

Stephen0629 发表于 2014-11-26 12:17

学习了

阿穆 发表于 2014-11-26 11:03

学习，跪谢

阿宽 发表于 2014-11-24 12:21

哈哈现学现卖

sapphire1227 发表于 2014-11-24 11:25

阿宽发表于 2014-11-20 19:42
; |) ^& g4 {" l4 W. |: g" p0 L若是同一封装，还不能对齐，你可以试一下这个。

正解。通过换一下抓取命令就解决问题了。谢谢回答。

katherine_he 发表于 2014-11-21 15:38

zhangying 发表于 2014-11-19 10:20# X3 b2 c- U1 L7 p
参考以上图片

16.5版的吧,我16.3版的没看到这个功能呢.

sapphire1227 发表于 2014-11-19 14:11

huanature 发表于 2014-11-19 10:380 N+ h" m4 C& {- G$ k, k8 x
可能是建库时的栅格间距与布局时的间距不匹配造成的，

确实我们建库时栅格参数设置很乱没有统一，若是不同器件需要对齐，相信这是有影响的。但是现在同一package在同一brd板上出现移动时无法对齐，那么应该不是库的问题吧。之前了解到PADS工具就有这种库与brd板的关联。觉得楼下说的抓取器件时模式选择的原因可能性大因为我确实用了USER pick。以后建库会对参数设置一致起来。谢谢各位回答。

x136644177 发表于 2014-11-19 12:43