EDA365电子论坛网

标题: 关于在SIGRITY中处理trace和shape结果差异的疑惑 [打印本页]

---

作者: xhyzjiji    时间: 2014-6-14 14:31
标题: 关于在SIGRITY中处理trace和shape结果差异的疑惑
在实际的仿真中，当我把PCB板上的trace转给shape后T提取Z参数，POWER SI仿真结果相比较直接作trace处理存在一定的差异性。
这个在高频时候的考虑我还认为可能是作为TRACE和平面的计算公式不一样所导致，后来在POWER DC中计算直流电阻都有很大的差异。
# t6 R! R7 C' c, H# Y0 w5 ?0 d当时的回路电阻trace改shape之前为13毫欧左右，改了之后就12了，差别1个毫欧。
4 Q# l8 }( E# x5 a我换了几个PCB文件之后仍然存在。
. g2 _9 v% |* s* W3 e
  p9 b/ ^  a3 J7 S可否有人帮忙解释一下？
8 g' L0 a/ r) R' D2 v6 x, M在POWER SI中差异的理论支撑来自哪里？
在power dc中回路电阻的差异又来自哪里？
2 w* W* F# a2 j+ L+ @1 U. q/ M3 q

---

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)

Powered by Discuz! X3.2