EDA365电子论坛网

标题: 关于DDR2 DQS信号处理，求解！ [打印本页]

作者: cary_wang 时间: 2014-6-12 10:44
标题: 关于DDR2 DQS信号处理，求解！
在设计布线的时候，DDR2的DQS信号没有建立差分关系，而且是分开走线的，这样会不会影响DDR的正常工作状态，另有没有好的办法来确定DDR是正常工作的！求解，谢谢！

作者: cary_wang 时间: 2014-6-12 10:45
希望各位大大能帮帮我！

作者: 38447448 时间: 2014-6-12 13:10
肯定有影响。
让你们软件把DDR频率降下来，如果能跑程序，就说明电路设计或者PCB layout有问题了。

作者: cary_wang 时间: 2014-6-20 14:07
谢谢，我这里尝试了，感觉频率降下来好像没有起作用，另外，从打印的串口信息来看，感觉程序就没有写入DDR中。

作者: fallen 时间: 2014-6-20 14:21
板子没有贴好

作者: cary_wang 时间: 2014-6-20 15:00

fallen 发表于 2014-6-20 14:215 P, I- Q0 s9 Q' t5 \( P5 e5 [
板子没有贴好

真希望是这样！但是也不能3片都没有贴好呀！现象一摸一样，肯定是那里出问题了，但是找不到原因，感觉像是DDR没有工作，可是测量几个信号都有，包括WE WP CS clk以及VREF看起来都正常！

作者: fallen 时间: 2014-6-20 15:42

cary_wang 发表于 2014-6-20 15:00
6 V% i0 G4 K4 B真希望是这样！但是也不能3片都没有贴好呀！现象一摸一样，肯定是那里出问题了，但是找不到原因，感觉像 ...

以前我们经常出现DDR没有贴好的，也是有你说的这些信号，死活调不好，通宵过，被骂过等。
所以这些我都深刻的记得。

作者: cary_wang 时间: 2014-7-9 10:46
抱着死马当活马医的态度让维修人员帮忙Rework了一下DDR 好了

，真想是没有贴好，坑爹的贴片加工厂

感谢各位的热心帮助！

作者: zhouxingwen1989 时间: 2014-7-10 18:28
时钟不做差分阻抗能跑到多少？

作者: cary_wang 时间: 2014-9-1 17:14
谢谢各位的帮助，此问题已经解了，确实Layout的问题，重新更了Layout，现在已经OK，在此谢谢各位帮助！

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)