EDA365电子论坛网

标题: 高速板顶层普通的利弊 [打印本页]
作者: whdstv    时间: 2014-5-19 23:26
标题: 高速板顶层普通的利弊
& f  {3 D. w1 H; G) B' y- w
0 p/ ~) ?' M9 V* l9 e7 p& G
如上图，在画一般的ARM板时，不知大家的对顶层和信号层的铺铜策略是什么样的。& d0 m! H: S- y3 ~  C/ I

( y* t( M$ z! A0 |4 L因为个人觉得有时候铺铜并没有很好的包裹信号线，造成半边有“地”半边无的现象。也没做过仿真不知道这种显现对信号是否有影响。
2 G; p( G8 Z9 I& T+ a  U3 y1 B* `1 I0 _# M& x( u) @. M) g- s, q
这种情况大家是如何取舍的？铺还是不铺？
作者: part99    时间: 2014-5-20 01:06
我实物对比过，EMI有一点点改善（有的地方大概2-3db左右，可以忽略不计），高速线的信号质量没差别。- G2 I1 K: T5 Z$ i" B
即使地包好了对外层信号线作用也不大，因为对信号线参考的只有铜皮的高度，大概就0.7-1.4mil。0 i& a% M, \( z( Y
板子画的很漂亮，AD10还是14画的？
作者: kevin890505    时间: 2014-5-20 08:38
一般这种地方不铺铜  如LS所说  改善非常有限，而且如果哪里处理不好，还会造成反面影响
作者: whdstv    时间: 2014-5-20 08:46
part99 发表于 2014-5-20 01:06
" _0 `3 @3 h- u3 I- M+ x; c. S我实物对比过，EMI有一点点改善（有的地方大概2-3db左右，可以忽略不计），高速线的信号质量没差别。
7 c3 a7 ~; z  F即使 ...
7 V8 k7 n% B7 _' E, g
学习了！画了这么多ARM平台的板子了，这个问题每次都在快画完板子的时候纠结我一下，唉。。6 N  v; e) T; |9 @5 @* Q

/ i6 V  z2 I! N$ s2 d, m这个是用AD10画的（业余的设计用AD10，在公司用orcad+allegro）



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2