EDA365电子论坛网

标题: allegro 差分线DRC相关问题求救 [打印本页]

作者: holic 时间: 2014-5-19 15:49
标题: allegro 差分线DRC相关问题求救
本帖最后由 holic 于 2014-5-19 15:52 编辑

为什么我一对差分线布成这个样子update drc都不报错，求救

3.jpg (86.03 KB, 下载次数: 6)

4.jpg (59.26 KB, 下载次数: 8)

作者: yitong7601 时间: 2014-5-20 16:02
差分线没定义成差分线

作者: holic 时间: 2014-5-20 16:42

yitong7601 发表于 2014-5-20 16:02
' S H! ~. y; f$ O. v$ P$ D0 L差分线没定义成差分线

定义了的，差分线变成那个样子是我故意调成那个样子的，但是调成那个样子了确没有报错

作者: yitong7601 时间: 2014-5-20 16:54
表层区域设有禁止布线区吗

作者: holic 时间: 2014-5-20 16:57

yitong7601 发表于 2014-5-20 16:54
( b' ?$ p3 [" x4 T8 V0 W1 g) O表层区域设有禁止布线区吗

没有

作者: holic 时间: 2014-5-20 16:59
还有在用delay turn调整差分线等长的时候不能动态显示Phase，只有在布差分线的时候才显示SPhase

作者: yitong7601 时间: 2014-5-21 12:16
如果没禁补区，两条走线应紧挨在一起

作者: yitong7601 时间: 2014-5-21 12:20
打开规则管理器Electrical Modes,下面Propagation delay和All differential pair checks

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)