EDA365电子论坛网

标题: 10G光模块差分线走线注意事项 [打印本页]
作者: 鲁西西    时间: 2014-2-22 09:27
标题: 10G光模块差分线走线注意事项
各路大侠，请问10G光模块的差分线走表层好还是内层好呢？1500mil线长。
0 e1 L% ]* s& C4 Q谢谢啦~
作者: cousins    时间: 2014-2-22 09:55
走内层9 x1 A2 w' N4 i' P6 Q! J
有效改善FEXT，但要注意过孔处的感性负载效应
+ h/ E1 h& s2 x
作者: michaelw_wang    时间: 2014-2-22 15:26
走外层的好处： 1 TOP can avoid via; 2. BOT can avoid via stub, which is good for signal integrity.
作者: 张湘岳    时间: 2014-2-23 15:38
1500mil还是走内层比较好。但是要注意让过孔STUB最短。
作者: neon    时间: 2014-2-23 22:53
如果一定要打过孔就走内层，如果不用打孔就走外层。
作者: lzscan    时间: 2014-2-24 09:28
我们内外层都走过。个人觉得BGA出线时如果可以走外层不用过孔就直接走外层了。如果扇出在里面，那就延续走内层。外层线的速度更高，但可能会有辐射。内层线可以被屏蔽但是增加过孔。当然过孔你可以做盲埋孔
作者: 75484702    时间: 2014-2-24 10:00
  10G的信号走在内层 会不会降低信号的Tr 导致信号质量问题呢
作者: routon    时间: 2014-2-25 10:51
取决于光模块和BGA能否表层出线，如果可以表层直连，那就沿着走线打地过孔铺铜，line-shape间距不小于15mil；如果不能表层出线，可以走靠近Bottom层的内层，保证stub最短，换层过孔处添加地过孔，还有其他优化阻抗突变的一些做法。
作者: routon    时间: 2014-2-25 10:52
取决于光模块和BGA能否表层出线，如果可以表层直连，那就沿着走线打地过孔铺铜，line-shape间距不小于15mil；如果不能表层出线，可以走靠近Bottom层的内层，保证stub最短，换层过孔处添加地过孔，当然了还有其他优化阻抗突变的一些做法。
作者: braveheart320    时间: 2014-2-26 15:37
本帖最后由 braveheart320 于 2014-2-26 15:40 编辑 6 A; N0 G2 ^' N+ ~; }& _
) |7 U  T9 V( P# Y
走外层虽然能避免过孔，但1500mil的线长走外层损耗会比较小，而且光模块如果是SFP+信号的话损耗太小会压到上模板，所以综合来讲还是走内层好点。
( N2 J" h+ k4 ?& B, x- j4 I9 O过孔的话尽量避免Stub影响，必要的时候做背钻等。
作者: eda-chen    时间: 2014-2-28 09:30
这个不难吧,一般都能直连的，然后算成松耦合差分对儿，SFP+下方焊盘掏掉，圆弧布线。OVER......
作者: 武紫旭    时间: 2014-2-28 20:15
光口正面一般有一圈布线禁布的！确定要走top层？
7 j0 Y/ |3 C0 q/ L! j& Z; g建议走内层，TX靠近最底层，RX次之，一般都走内层的
8 k  C3 w6 p' j9 E% `# Q" H- a* H你光口表底层出线了，有phy或者直接进芯片时也不一定表底层能全走完，还不如一开始就分好层，走内层
作者: 于争    时间: 2014-3-2 20:43
10G差分线，1500mil线长，表层和内层都能搞定。
1 |, \2 o) d1 u9 U% W5 E9 F7 x走表层：必须和PCB确认好，表层他的阻抗控制怎么样。差分对之间间距能控制多大，隔离地铜皮和孔栅有没有空间放。表层虽然不用过孔，但是实际加工后，不确定因素太多，不好控制。
4 n  t. U9 \4 [7 v& T! G# W走内层：串扰容易控制、阻抗容易控制，损耗容易控制、同样的线宽线距比表层耦合松，能得到额外的好处。但是多了过孔，光模块的话用建议盲孔，卖那么贵不在乎这点成本吧。
5 v5 P9 `. o+ v, Q: I( H3 p顺便说一句，光模块最好尽量做到完美，给通道和接受芯片多留一点噪声余量，要不然用户稍微不注意就出问题那就麻烦了，毕竟不是每个工程是都精通SI。
作者: Jaedon    时间: 2014-3-3 22:55
楼主，您看了楼上的回答，有何感想？您应该更加郁闷了。像这种问题，只要有人问，肯定会有N多种的答案。其实就像于博士说到那样，内外层都可以的，不仅仅是10G的这种信号。关键就看您关注什么点，或者是在您在什么地方做的不够好，损耗的问题？串扰的问题？或者是布线是否顺畅的问题？It depends！
作者: 鲁西西    时间: 2014-3-11 22:11
感谢各位的回复！！最终还是决定走表层了，回头调试和使用报告出来后给大家汇报下结果哈。
' R& L. Q. ?4 }9 A: t感谢大家~
作者: xiaoxiaosky    时间: 2014-3-12 11:40
取决于光模块和BGA能否表层出线，如果可以表层直连，那就沿着走线打地过孔铺铜；如果不能表层出线，可以走靠近Bottom层的内层，保证stub最短，信号可以做背钻处理来减少stub.换层过孔处添加地过孔.
作者: hukee    时间: 2014-4-8 15:28
pcb回来没有，看看结果，表层主要是不能包地，铜厚不连续。
- W. b. Z# }) A6 g" j: ?4 v内层都是1oc铜厚，但是有stub。10g 1500mil长度，感觉很有点长。
作者: 0aijiuaile    时间: 2014-4-12 17:35
10G  光口 8000 mil FR4 1141 OK,一般损耗问题都是小问题，大问题是加重、均衡搞定不了的问题。
作者: holic    时间: 2014-6-8 22:17
同行啊，在那家公司啊？
作者: 鲁西西    时间: 2014-6-24 19:32
无锡同步电子。
作者: sphai    时间: 2014-7-14 15:52
能走表层走表层。。1500MIL不长。不用太担心。我刚做了个10G光模块到FPGA的。。走的顶层和底层。。没仿真。只是做了等长。可以跑通没问题
作者: layout2011    时间: 2014-7-23 21:30
于争 发表于 2014-3-2 20:43
8 U' o4 y: b1 y& n: m) `; {% \9 h10G差分线，1500mil线长，表层和内层都能搞定。
9 P! r5 D# U6 K2 Z5 v走表层：必须和PCB确认好，表层他的阻抗控制怎么样。差分 ...
) }! t5 W; H$ @0 ^
于老师，内层除去过孔的影响还要考虑内层的延时比外层大，，还有一个要看板子的层数，如果是8层板，内层的线会很细，电阻的损耗会很大。而外层的线会粗很多。
作者: hukee    时间: 2014-7-24 16:02
0aijiuaile 发表于 2014-4-12 17:35. ~" Y6 Q- B- C8 `: e
10G  光口 8000 mil FR4 1141 OK,一般损耗问题都是小问题，大问题是加重、均衡搞定不了的问题。

" p) A- f- i& T* t& }- t! H* O9 b跑时间长了丢包，是吗？
作者: 0aijiuaile    时间: 2014-7-25 15:38
hukee 发表于 2014-7-24 16:02
6 @' L) q' W4 e) |跑时间长了丢包，是吗？

$ S4 u. b+ y5 y7 z8 L! J' Q有问题肯定丢包了，关键要确认是什么原因引起的。
作者: Dc202305274a    时间: 2024-7-28 15:21
hukee 发表于 2014-04-08 15:28:25
$ E6 v) e! o  d- V8 O- r( U9 apcb回来没有，看看结果，表层主要是不能包地，铜厚不连续。" Y; C$ C* |+ a: A4 [( z2 C
内层都是1oc铜厚，但是有stub。10g 1500mil长度，感觉很有点长。
1 Y, u  M# S( r$ \' w' o) j
- J, V; V% I% n4 Y/ J
大哥还从事光模块吗/ B7 V, @9 A0 l

2 d* t- d+ j1 B& U( S- N! U6 D6 V



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2