EDA365电子论坛网

标题: 敷铜问题 [打印本页]

作者: lygo 时间: 2013-12-29 01:17
标题: 敷铜问题
allegro 16.2 动态敷铜后IC的四个角为什么被挖掉了那么多，而不按照DRC来避让的？

敷铜.jpg (49.45 KB, 下载次数: 1)

作者: molin 时间: 2013-12-29 09:33
查看周围是否有其它的隔离层隐藏掉了！！！

作者: lygo 时间: 2013-12-29 10:44
没有隔离层

作者: wwddss_1976 时间: 2013-12-29 12:31
应该被shape keep out区域禁止了

作者: lygo 时间: 2013-12-29 12:34
可以确定没有shape keep out

作者: 风刃 时间: 2013-12-29 13:11
看看封装，是否添加了keepout

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)