EDA365电子论坛网

标题: 四颗并排放的DDR芯片，COMM&CONTRL线如何调等长 [打印本页]

作者: zhangying 时间: 2013-9-28 15:51
标题: 四颗并排放的DDR芯片，COMM&CONTRL线如何调等长
请教各位，有碰到类似问题的烦请给个回复，谢谢！

2013-09-28_154323.jpg (274.91 KB, 下载次数: 2)

2013-09-28_154323.jpg (274.91 KB, 下载次数: 4)

作者: hzhz20054758 时间: 2013-9-29 13:12
这是DDR2还是DDR3，DDR2要用T型结构，RAM正反贴会好走一些~

DDR3可使用fly-by结构，较为简单一些

作者: zhangying 时间: 2013-9-29 14:24
是DDR2,我之前就是芯片正反面摆放走线的，T型，可是将程序烧到板中后，DDR跑不起来

2013-09-29_141647.jpg (283.89 KB, 下载次数: 5)

作者: 螭虎 时间: 2013-9-29 16:22
地址、控制线，在分支点后，两端线需要做等长，并把短接电阻放到分支点点附近。

作者: hzhz20054758 时间: 2013-9-29 17:27

zhangying 发表于 2013-9-29 14:246 R g- D) b' Z) ?
是DDR2,我之前就是芯片正反面摆放走线的，T型，可是将程序烧到板中后，DDR跑不起来

DDR2已经很纯熟了~
你看你等长设置有没有问题，
我看你的地址线那么长，数据线怎么这么短~

作者: niuwa 时间: 2013-9-30 14:10

zhangying 发表于 2013-9-29 14:24; E+ C* Q- u, s+ N! e) I
是DDR2,我之前就是芯片正反面摆放走线的，T型，可是将程序烧到板中后，DDR跑不起来

做过跟你很类似的拓扑，一驱四的DDR2，2级T型分支。
跑不起来有很多的原因，你不能就这么认为就是拓扑不对。
DDR的电源设计，VREF的处理，VTT的处理，clk/dqs/dq/add的等长控制，这些都有可能出问题。
对照着datasheet好好分析下。

作者: zhangying 时间: 2013-9-30 16:49
由于受到板子大小的限制，要求芯片靠的很近，没办法在硬件的基础上调等长，是否可以利用软体去匹配长度？还是只能在硬件的基础上调等长，否则DDR就不能工作？

作者: T45524093 时间: 2013-10-9 13:42
总结还是硬件控制器与软件做的差，PCB板厂的阻抗控制也很关键。

全志的A10.A20.现在4层板跑480MCLK频率都很稳定。

作者: 动感时代 时间: 2013-10-11 10:26
左边两颗中间小T 右边两颗中间小T 小T与小T中间加大T接地址控制。一般是这样等长的。如果不是结构限制，正反贴也是很好的。

作者: congbupt 时间: 2013-12-23 14:19

zhangying 发表于 2013-9-29 14:24
9 [' s0 E/ p0 }6 U! u2 Q6 ?0 s0 }是DDR2,我之前就是芯片正反面摆放走线的，T型，可是将程序烧到板中后，DDR跑不起来

请问这个问题解决了吗？我也很纳闷。

作者: EDADQP 时间: 2013-12-27 11:38

niuwa 发表于 2013-9-30 14:10
' m0 Q% }. j* o$ N) g做过跟你很类似的拓扑，一驱四的DDR2，2级T型分支。# q, a3 j4 e: r8 ]0 [
跑不起来有很多的原因，你不能就这么认为就是拓扑不 ...

顶一个

作者: bingshuihuo 时间: 2014-6-16 17:13
顶一个

作者: girl592300 时间: 2017-5-24 11:46
頂一下

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)