EDA365电子论坛网

标题: 画的FPGA板 12层板 电源种类太多 菜鸟表示伤不起 [打印本页]
作者: when90    时间: 2013-9-16 11:54
标题: 画的FPGA板 12层板 电源种类太多 菜鸟表示伤不起
电源三十几十中  电源层3层 表示实在分割不了 . p% u( c& ?4 i) e. j
呈上brd文件  希望过来人点拨  电源都在板子的右边 从上到下  4个电源芯片6 b9 |9 U" O8 q, Z) c
小弟第一次画PCB， 求过来人带带

QQ截图20130916114933.jpg (123.04 KB, 下载次数: 6)

QQ截图20130916114933.jpg

mybrd.rar

1.73 MB, 下载次数: 842, 下载积分: 威望 -5

作者: lwf19861111    时间: 2013-9-16 12:26
第一次画就给这样的项目，你公司胆子很大啊....
作者: hunterwang    时间: 2013-9-16 12:27
以前画过地块板70多个电源要处理。只有两层电源，分不了只能在布线画
作者: waiwai788    时间: 2013-9-16 12:58
本帖最后由 waiwai788 于 2013-9-16 13:02 编辑 " u* Z/ ^5 Y/ c# X

7 l' o0 o9 C: u+ l2 a5 n% `最好先确定电源功能、芯片布局以及引脚位置，根据设计要求选择采用布线和覆铜的电源，根据主次来划分电源。
作者: when90    时间: 2013-9-16 14:01
lwf19861111 发表于 2013-9-16 12:26
, ~% P# m, n5 v+ n7 i第一次画就给这样的项目，你公司胆子很大啊....
5 P7 M+ X$ A7 E0 r7 N" b
不是公司   是导师给的
作者: when90    时间: 2013-9-16 14:06
hunterwang 发表于 2013-9-16 12:27/ U1 b, v' X% e" U$ V% j
以前画过地块板70多个电源要处理。只有两层电源，分不了只能在布线画
7 s3 o- L$ n+ z1 v: }+ W
就是电源间布线？
$ I5 s$ z! i+ K5 s; O
作者: when90    时间: 2013-9-16 14:07
waiwai788 发表于 2013-9-16 12:58
6 q$ w' `+ b# f  |, i; X最好先确定电源功能、芯片布局以及引脚位置，根据设计要求选择采用布线和覆铜的电源，根据主次来划分电源。

  O- n- A, g& A! I; d/ h/ e9 H嗯嗯 说的很有道理
作者: when90    时间: 2013-9-16 16:22
请问我这么来弄行不行 ？？？我就拉跟线过去  行不行呢 白色区域是需要电源的区域  拉的线是从电源端拉出来的

QQ截图20130916161553.jpg (64.23 KB, 下载次数: 2)

QQ截图20130916161553.jpg
作者: Jason022    时间: 2013-9-16 16:55
when90 发表于 2013-9-16 16:22
, D2 c; \, x( Q* j请问我这么来弄行不行 ？？？我就拉跟线过去  行不行呢 白色区域是需要电源的区域  拉的线是从电源端拉出来 ...
  u5 w8 u9 N* U$ _! `
{:soso_e140:} 拉这么细的线肯定是不好的，你好歹也用铺铜铺过去
作者: when90    时间: 2013-9-16 18:20
Jason022 发表于 2013-9-16 16:55! @$ {7 n% i/ n% ^4 R) N) ]
拉这么细的线肯定是不好的，你好歹也用铺铜铺过去
2 w  C" C% V& E" o- ]+ v  E
嗯嗯 说的也是
作者: xianrui1989    时间: 2013-9-16 21:22
你用什么版本的画的，16.5吗？
  P8 c& [4 h  e- }- P
作者: when90    时间: 2013-9-17 09:50
xianrui1989 发表于 2013-9-16 21:22
" F5 {0 p. ~! G- ?你用什么版本的画的，16.5吗？
7 q# x, d) q+ H$ d
嗯  是的
( F- p! p. z) I* U& C7 m
作者: xiaoyangren    时间: 2013-9-17 15:06
好厉害啊
作者: 一杯清茶    时间: 2013-9-20 01:59
电源你要根据主次来区别处理，主电源要留有足够的通路以保证载流量，比较小的电源可以用导线来处理，我们一般以40mil过1A（1Oz铜厚）来衡量，但是如果可以，还应该留些余量。另外，尽可能保持电源通路的顺畅，不要来回绕，这需要合理的布局布线，同时这二者也是相互影响的。再次，电源的输出端要尽量靠近用电端，减少中间布线长度。至于电源层的分割，还是要先保证主要的电源，一些次要的比较小的电源可以分布在信号层，当然也包括表层。
作者: gl2050    时间: 2013-9-20 11:04
有这种机会 好好珍惜吧 画这种板子进步才大
- G* ]! v+ ]* F: \( F0 G画那种小板 画个三五年也是个菜鸟
作者: kevin890505    时间: 2013-9-20 11:23
看了下  没多复杂啊  电源虽然多 但很多电源只是局部的 大不服都不会出现交叉 2个电源层足够了  可以先根据重要程度和  电流大小 分出来一部分  先把小电流的 不重要的 通过走线的方式连接起来   然后再处理分割大电流 重要的 不难整
作者: dreambird    时间: 2013-9-20 19:24
恩，导师对你不错，你可以以身相许了。
作者: when90    时间: 2013-9-22 09:19
kevin890505 发表于 2013-9-20 11:23
- D& W. U! C/ B看了下  没多复杂啊  电源虽然多 但很多电源只是局部的 大不服都不会出现交叉 2个电源层足够了  可以先根据 ...
- s- }5 e8 }! s
哦哦 因为之前没分割过 看到那么多的电源眼睛都花了 行 我那试试
作者: when90    时间: 2013-9-22 09:22
gl2050 发表于 2013-9-20 11:04% h9 t5 ^; J) \4 t
有这种机会 好好珍惜吧 画这种板子进步才大: V! p8 r/ q: c$ X3 l4 W
画那种小板 画个三五年也是个菜鸟

) G  x5 {4 k) B) f2 W# B9 r嗯嗯 说的是
作者: when90    时间: 2013-9-22 09:29
一杯清茶 发表于 2013-9-20 01:59
8 }) T2 C3 D: Y2 m3 n0 Q) G! _( V  n+ P电源你要根据主次来区别处理，主电源要留有足够的通路以保证载流量，比较小的电源可以用导线来处理，我们一 ...
* ?& t6 \& ]  B4 ^
谢谢你的耐心解答
作者: 春雨过天晴    时间: 2013-9-22 10:11
第一次就接了个好活，慢慢研究吧，这个练手啊！祝你成功
作者: when90    时间: 2013-9-22 11:43
春雨过天晴 发表于 2013-9-22 10:116 t7 J9 N  A: \2 c+ D; X* T
第一次就接了个好活，慢慢研究吧，这个练手啊！祝你成功
- i9 [; _! ~" t0 P
谢谢！
作者: 武紫旭    时间: 2013-9-22 21:51
芯片的功耗，各电源的电流值 你啥都不给，只给个板子，没意义，有些小电源都是用走线层解决的，像core等关键电源才在负片层普电源的，，，
作者: when90    时间: 2013-9-23 10:55
武紫旭 发表于 2013-9-22 21:511 w) V% W, m* X& @7 l
芯片的功耗，各电源的电流值 你啥都不给，只给个板子，没意义，有些小电源都是用走线层解决的，像core等关 ...

2 C3 P) k) Z5 R) ~4 ]- @. ]其实是说的芯片功耗 我自己都不知道{:soso_e117:}
作者: hzhz20054758    时间: 2013-9-23 20:18
1、4个DC-DC电源，不要用finout，要参考芯片spec，输出输出还有地都要铺铜
, m3 y0 T4 z9 u, H3 C; U2、4个电源模块为什么不整齐摆放？' c+ ~. y1 U# L2 w
3、要分清FPGA主要电源种类，core电源，IO电源等，core电源最靠近fpga，小幅值电源靠近FPGA; m5 U/ n7 g" E5 i0 \9 M( ?9 M5 x
4、从DC-DC出来的电源严禁走细线，铺铜越大越小（防止压降损耗，地弹等）0 G" g$ r3 f6 v' n' `; |- {- k
5、注意电源层分布，不要两层电源层相邻
. s; R9 \$ M1 Y; g% L* t7 q* t6、PLL,GXB等走线要注意，可以走在走线层
作者: when90    时间: 2013-9-23 20:26
hzhz20054758 发表于 2013-9-23 20:18
/ |  ]' c! J8 a$ s/ d* F# P1、4个DC-DC电源，不要用finout，要参考芯片spec，输出输出还有地都要铺铜' T" O! @2 y" o" B) ~- B
2、4个电源模块为什么不整齐摆 ...

# z2 M3 Z; r, ?- Y谢谢你说的这么详细
作者: 武紫旭    时间: 2013-9-23 21:28
when90 发表于 2013-9-23 10:55, j) E6 j0 {5 l$ {3 i( H# ?' k
其实是说的芯片功耗 我自己都不知道

9 }9 ^7 f* q0 v' d& W- u我晕、好吧，加油哈！
作者: 逍遥娃    时间: 2013-9-25 09:52
你这板子上很多差分信号做得不好。没有遵循信号完整性的规范.你电源铺得再好也没有用.

1.jpg (38.7 KB, 下载次数: 8)

1.jpg
作者: when90    时间: 2013-9-25 14:25
逍遥娃 发表于 2013-9-25 09:52- l9 e3 Z- z1 V! R# e
你这板子上很多差分信号做得不好。没有遵循信号完整性的规范.你电源铺得再好也没有用.
# V+ i0 R/ M) n4 N( Z
哦  其实我知道的不是很多 谢谢你指出来  你画出来的是pcie 差分线的问题 不知道你指的是什么问题呢 详细说下 我修改修改 谢谢了
作者: ych634227759    时间: 2013-10-25 15:37
when90 发表于 2013-9-16 14:01
8 ]  g) |5 @: Z  O1 H不是公司   是导师给的
9 q3 u& x1 v* m, R. e
求结识，QQ：634227759
作者: seawolf1939    时间: 2013-10-25 16:29
这导师可以的，好好珍惜机会。。。我搞FPGA练手还要自掏腰包
作者: 余波和尚    时间: 2013-10-27 21:48
亲，感觉你做的这个板子相当有问题的啊！！！！
作者: when90    时间: 2013-11-23 20:01
逍遥娃 发表于 2013-9-25 09:52
& K+ z2 e' C4 x# T你这板子上很多差分信号做得不好。没有遵循信号完整性的规范.你电源铺得再好也没有用.

  E7 C( m7 E) Q这些差分信号该怎么处理才好呢 求指教
作者: when90    时间: 2013-11-23 20:02
余波和尚 发表于 2013-10-27 21:48" j, v) \: f  f, r. y& g
亲，感觉你做的这个板子相当有问题的啊！！！！
8 J+ b0 ?0 s2 J, s/ F' D
第一次画  希望大家多给些意见
作者: tcejtps    时间: 2013-11-24 00:00
本帖最后由 tcejtps 于 2013-11-24 00:05 编辑 : F6 L! E: [* J

; N# E3 \1 Q# l" j不是所有电源都要负片处理，压降能满足，还是保证平面完整性吧，12层板硬生生的做成了4层板的风格
) b2 t9 r2 b6 P7 BSFP笼子有没放反？需要开口朝板内？
& n, L3 c! {$ c, E7 {层叠是不是随意设的？阻抗有没算过？建议提前与厂家联系
# d/ s- j# P! r所有走线，能走带状线，就不要在表层处理8 {3 x0 Z  c3 Z  _' c
盘中孔做POFV也是要加钱的$ n" {5 G8 z& F3 C( c
这个板子真的真的真的需要12层？! ]" i2 D0 c. L$ |6 J: G
功耗也不算，直接全上DC-DC？
2 F2 R! k/ F& I' N" W" \你们导师是个大土豪，好好抱紧大腿 ：）
作者: xianrui1989    时间: 2013-12-27 21:29
when90 发表于 2013-9-16 14:06
: \: o. T3 T* {! `: P+ I$ \1 i1 C就是电源间布线？

0 A- `9 \; o% P7 H# O你是哪个学校的啊？哈工大深圳研究院的吗？; ]3 ^/ K( l& S7 ~2 J: S1 \




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2