EDA365电子论坛网

标题: 设计规范-没拿事板子找渣！ [打印本页]
作者: Julia_E365    时间: 2013-9-5 15:47
标题: 设计规范-没拿事板子找渣！
本帖最后由 Julia_E365 于 2013-9-5 16:15 编辑
) C" u6 ~& ~4 ]2 e3 X# j0 c# R% j/ j& X; \0 f4 i5 _: ^/ T* A
设计规范问题，或者有些人没受过专业培训，一直都是这样做，又或者公板就是这样做的，习惯了就没在意了，看看，有没有自己的影子？
* e7 G0 R& |: U　　1、本来可以摆均匀、整齐的元件没却参差不齐。这样的情况有很多。原因有二：格点太小，而且没设置大小格点，不方便对齐；垂直方向不均匀，因为布局很随意。1 F/ ]  x6 K. X/ J* C0 d5 \- k
       
5 N% {9 W: c! j5 X3 N0 r8 _5 R& y. h9 ]0 z( Q" _
        1 V' A1 |8 s6 W: g4 _) @, n
       
. e  e% V5 c9 D  q: O8 T5 R+ ^7 T        2、空间允许，孔为什么要打得这么乱呢，而且有些离电容管脚太近了；小元件铺铜越过管脚并在两脚之间打孔有什么好处吗？在我的概念里是绝对不允许的。
0 O) P- a; e! ]4 a( S       
% a# k1 B' B) G/ L/ B0 ?% `0 o/ s: q6 `
        3、这也是天线！第二个图中好好的一块铜就这样被镂空了。打孔时稍微注意一点就可以避免的问题，把孔打整齐，拉开孔的间距很难吗？
# {- U* v( N# R8 \        [img]' ^' E4 O0 A" y! e/ W% q

8 I* z' N* i4 i        4、铺铜很随意，以致孔只有一部分在铜上（这种情况在一块板内竟然非常多！）。9 l+ \1 b3 Y9 T! n- p* M
        1 |4 e' t: r3 }6 Z$ _
; I! S* t% z+ q2 D- ?
        5、既然铺了铜，为什么还要连线呢？也许这样做也没什么问题，但给人的感觉很不规范。3 f! U  r  g; P
        4 ?7 r# ?* Q6 H( d6 [
& _8 W! z6 a2 [0 i6 C$ Q
        6、铺了铜却不打孔。
1 B: F  }$ x* r3 j, @8 X) U       
* H7 H) _2 H9 \( D9 M        ( z9 {9 ]. D, |' e6 ]4 ]
        7、锐角走线；两地孔完全不必这样挤在一起。
$ Z3 x4 l3 v- i3 V$ k5 W9 _        ) F" f9 f5 d; B: T+ K; z& k

3 d/ w7 ~6 z0 f; G6 W9 M$ ]        8、走线问题% ~- [1 D) z7 V1 q
        改成下图那样会不会好很多？（非得在焊盘里拐一下不可吗？）  q5 {; Z6 _% u  Z% {$ \0 Y
        0 X9 @; G/ X1 G! F0 r
& P% `; Q* O/ ?. O9 ~$ Y2 q+ H# }
        , a6 {. T% o2 F, B
. M( I4 `% n) Z* D2 q( `
        已经养成很随意走线的坏习惯，做完了也不去修一下。
: A  p  ^2 v& I) j       
& a+ E8 [4 U5 m% h        ' r6 K2 }) z. V4 U0 e# [$ K) j
       
8 F. S- O0 t2 u' x0 |; ^0 P9 T2 j6 y8 t( t0 L. X( C6 P
        怎么看都感觉很别扭啊！
; S1 ^; {% s% }' Q0 P$ j% d; s        ; i+ C7 t% m& h0 ^6 [# M' {
3 P! P( c. U* a- p
       
5 u. y& [. |  _0 c! O( B2 ], E; Q
        9、这是一块大铜皮，0402电阻就这样被铜皮包围着，焊着可能出问题。
; W+ w; X" Z* ~        1 Q4 w  O" `! i" e- t
/ X1 Y6 F; }- w* O& z
        10、平面层两块同间距只有0.18mm，有那么大的空间，为什么铜与铜的间距非要这么近不可呢？BGA里面为为了保证阻抗连续性，局部间距泪点可以理解，很多地方铜与铜的间距不到0.2mm，何解？
2 {5 j; q9 C0 _! {       
9 X/ [8 J1 L' }* Z- Q
% d- B: \5 y, A& B9 j4 J        11、有空间就把孔打到10mil以外吧，挤在一起干吗呢？
( {/ t6 K$ ~3 z2 G        ( M; h# ~; l0 Z2 A

& @6 f& ?: ~1 W/ p9 t5 C3 ^1 H        12、这是拉线时没选Replace etch的结果。
) C. Z# J' Z9 f  n        7 J) e, ^5 g# Q: c+ P2 M

, d/ p. H/ p% t        13、这种情况应该走钝角。
$ q/ A$ h, P. L' _0 h       
2 j! |5 h( z, R5 ^
+ d" W! l/ K$ d7 i" N2 U        14、电源先经过电容再到芯片，没错，但电容的位置可以变的嘛，不至于把线走得这么难看吧。% N& }, i$ M5 w" N4 K
       
' N1 S' ]5 G5 C0 h, M6 O( L* X  u2 T6 P
        15、复位信号间距太近了，有空间为啥不拉开点呢？
' c3 }) q1 P2 Q+ Q6 R/ W4 C       
2 T* _/ h7 w2 h8 v" o0 h% E- \$ _9 }. K# a5 J# p* b7 F
        16、有空间应该拉开点间距；对于高速信号，拐弯会引起反射，能不拐弯就不拐弯；右边拉开点间距并且远离一点安装孔吧。
/ S. f! r; F8 L* T2 L3 x       
) ^0 i0 ]3 b! s# w6 R; y, D# C5 R$ z% I4 ~0 b% r
        17、把下边那个孔往左移一点，紫色的线就可以少拐4个弯了！7 R+ |) c- c( {7 }( C& t- f# u/ ^
        % q! s- X% q- O) a$ T' g

( h- c3 @+ r- O4 j! S        18、这两个地孔有必要打那么远吗？
7 Z. z& @0 g3 ?6 o6 R# V% l' W6 Q        * J: o0 S4 y" [' p4 `9 R
6 t: c+ @/ T6 T) ?) I& T+ v# T! @- X
        19、滤波电容基本上都没有按先大后小的顺序来布局，很多线还少拐几个弯，还可以短很多的。
作者: 香雪海    时间: 2013-9-5 15:58
顶一个
作者: tanyaofeng    时间: 2013-9-5 16:11
嘿嘿，谢谢楼主的指导，这些其实都是很容易忽视的细节，如果都能养成习惯，Layout出来的东西必定少很多问题
作者: Vsbeback    时间: 2013-9-5 16:34
都是些很细节的东西，对于我这种有轻微强迫症的人来说，做不到反而很难受啊
作者: fsq2011    时间: 2013-9-5 17:06
LZ已经是高人了...
作者: Julia_E365    时间: 2013-9-5 17:21
fsq2011 发表于 2013-9-5 17:06
1 M- ~4 k/ W0 v( B& z( x8 q7 TLZ已经是高人了...

) Z+ D  `& g$ v; [* l/ I! V" T不及你啊{:soso_e113:}
作者: Julia_E365    时间: 2013-9-5 17:25
抛砖引玉罢了，望高手出来指点呀。
作者: leonger    时间: 2013-9-5 17:29
个人认为画PCB就和审美一样，画出的PCB就代表着审美观。
作者: 天堂水    时间: 2013-9-5 17:36
好像自己之前画的板子啊，要严格要求，细节决定成败，
作者: 3345243    时间: 2013-9-5 19:29
看来layout心思不在板子上，以连通为目的，PCB美观和内涵边lay边漏。跟规范没关系，规范不可能什么都要求。对于第二个问题，对于大封装的电容，建议在两pin之间成对打孔，VCC和gnd的互感会减小总的环路电感，对于电源要求宽频低阻抗是有好处的。作用有多大，It depends。这不算坏习惯
作者: rainbowII    时间: 2013-9-5 20:10
3345243 发表于 2013-9-5 19:29
% C$ V" |1 F- @$ ]5 G8 m+ O+ h" f看来layout心思不在板子上，以连通为目的，PCB美观和内涵边lay边漏。跟规范没关系，规范不可能什么都要求。 ...

, p  M: x+ `  g. s* ^" W/ Z为什么能减少环路电感？
作者: pmp_mcu    时间: 2013-9-5 21:44
这个图这样做是对的。不能只看表面。PCB layout是黑色艺术。

untitled.png (96.86 KB, 下载次数: 10)

untitled.png
作者: Julia_E365    时间: 2013-9-6 09:46
pmp_mcu 发表于 2013-9-5 21:44
* ^/ Z$ y2 b% [" G% a3 M) Q: _5 A' J这个图这样做是对的。不能只看表面。PCB layout是黑色艺术。

4 b: }/ w+ N( |+ B; j3 S4 l! A对比一下，塾优塾劣？
2 M8 K: p% J( x* ]
作者: shirdon    时间: 2013-9-6 11:36
就一般而言，楼主是对的，但是某些高频的pcb处理，很多时候就是乱七八糟的，美观不一定就性能好，在layout概念上，只要符合EMC，信号完整性【包括电源完整性】、安规等guide后，再考虑美观；追求完美是对的，但不要过分，楼主不算重呵呵；我的观点：我们现在所绘的是一板一眼的西洋画，其实有时国画的意境更为深远呵呵
作者: zhangjunxuan21    时间: 2013-9-6 11:43
看了看感觉还是有一定的指导意义的  赞同性能至上，兼容美观的观点
作者: Julia_E365    时间: 2013-9-6 16:19
有些不止是美观问题，比如上图的差分线拐角线长太短，近似锐角了，对信号完整性肯定不好。
$ a; a# l) ^0 X% r, n3 u5 S* y8 m如果不是经过验证的，还是严格一点为好。
作者: 逸步舞秋风    时间: 2013-9-6 21:59
Julia_E365 发表于 2013-9-6 09:463 E" ]9 I5 i' Z0 M9 d
对比一下，塾优塾劣？

7 o2 h  \. j( B左侧第一对差分也许是为了进行对内等长才不做到齐头并进 无法判断一定是错的) f9 w4 x- _6 _/ [" f" M) D8 Q
下方那对差分楼主的做法是对的，应该要避免差分锐角走线的产生
$ G. l) I4 I( h5 c- w/ u右边的差分个人认为楼主的做法没有原图中的好，两差分线之间的耦合距离比原图中要差一点，原图更接近via处才分开，楼主的耦合距离偏大，对信号的影响更明显
, ^/ `$ Z& @9 t, d. e个人拙见 见笑了
作者: muluoairle    时间: 2013-9-7 00:50
PCB是细致活，很多细节上的问题，决定了产品的性能。设计中必须做到规范，过孔的整齐，走线的流畅，不只是美观的问题。
作者: monica9803    时间: 2013-9-7 10:29
学习了，楼主很仔细。但是对第五点我保留意见，我个人习惯就是先拉线，后铺铜，所以一般铺铜的地方都有拉线。
作者: zn383462925    时间: 2013-9-8 10:16
第五点，线删掉以后的确会美观一些，但是个人习惯对于每一个地管脚都连线至地孔，除非是非常弯曲的线才会只在附近打一个地孔。  
作者: hzhz20054758    时间: 2013-9-9 10:28
Julia_E365 发表于 2013-9-6 09:46
) J  E9 ]+ M- f: n对比一下，塾优塾劣？

" h" b. a; O( E! S  q$ h' @) ?. c# |这个不能一概而论吧，要考虑等长
作者: 306533244    时间: 2013-9-9 10:38
楼主好人一生平安
作者: uestc_kokolin    时间: 2013-9-9 11:39
差分线对要尽量靠近耦合吧
作者: lydia211    时间: 2013-9-9 12:04
楼主很细心嘛，其实这些细节在布线过程中注意，会大大减少后期优化的工作量~~ 当然，优化无止境啦啦。。。
作者: Julia_E365    时间: 2013-9-9 16:30
逸步舞秋风 发表于 2013-9-6 21:59
: B" S) A6 r( r# v+ B! O左侧第一对差分也许是为了进行对内等长才不做到齐头并进 无法判断一定是错的
* X  a; q/ z  n2 b2 h下方那对差分楼主的做法是 ...

% ?  K& H0 y' H/ X' N
# m* B! l  z1 h+ P% Y
# s. ]3 t! A/ y' q9 p1 c1 y再对比一下这个。等长不是问题，拐角太小了接近直角才是问题！
作者: xfire    时间: 2014-11-19 10:52
很好，希望坛子里的大神们都能多发总结帖
作者: x136644177    时间: 2014-11-19 11:46
必须顶) }6 P& S; O( K; U. q% S. y
作者: jamesytl    时间: 2014-11-19 14:33
好分享。
作者: joanna413huang    时间: 2014-11-19 14:38
不错.
作者: Maxim    时间: 2014-11-20 11:10
楼主是一高人，而且是一完美主义者
作者: Ψ尘葑爱Ψ    时间: 2014-11-20 12:35
作者: hzfu    时间: 2014-11-21 10:55
细节决定成败！
作者: katherine_he    时间: 2014-11-21 14:40
挺好
作者: 917406525    时间: 2014-11-22 10:00
细节处理 可以看出来属于哪一种等级了  PCB本身看的就是细节  细节决定成败 整体决定性能
作者: 75484702    时间: 2014-11-22 15:10
技术控  有比较严重的强迫症，不必担心，layout做久了 着魔了 都是这个样子，好事  说明专心 敬业，祖国需要你这样的人才，
作者: 阿穆    时间: 2014-11-24 13:20
对于新人来说确实有必要从一开始就养成良好的习惯，受教！
作者: 武紫旭    时间: 2014-11-24 19:17
有些有道理，有些就有点墙破症了。
作者: simba    时间: 2014-11-24 19:35
可以学习下
作者: Julia_E365    时间: 2014-11-25 18:24
武紫旭 发表于 2014-11-24 19:17- L4 X( s( A2 I& ]
有些有道理，有些就有点墙破症了。

5 I/ b5 Y4 w& }' B: _! m当客户指出这些问题的时候就晚了，这些虽然是细节，但给人的感觉就是不够专业。
作者: 武紫旭    时间: 2014-11-25 20:44
Julia_E365 发表于 2014-11-25 18:24
- ]5 }/ ]' f5 d+ p3 R: _( |0 G7 E1 \当客户指出这些问题的时候就晚了，这些虽然是细节，但给人的感觉就是不够专业。
$ G% M. p3 |- L: l0 A# f4 u9 }
呵呵，不同类型的单板不同的规范，有些新手做的可能不到位，但是不能一棒子打死。要给他们鼓励，严格是好的，但是要有尺度，那些新人也是有自尊的，我觉得我手下的新人，虽然现在细节处理不到位，那个是需要实战经验的，将来他们或许会比我强的，所以得尊重新人。
6 L( N* K* M- ~. s9 A6 y/ l$ Q/ `还有就是每个人包括客户，大家的想法不一样。有时候你做的再完美，那也只是在你眼，客户看起来或许未必是那样的。既然做设计就不要怕客户提意见，客户和你，关注的点不同，有时候你所关注的，客户或许并不太在意；要明白客户在意的点，和你设计的单板的类型并注意该类型的设计中有哪要点，这个要优先处理好，尤其是项目进度比较紧急的时候。优化是无止境的。
  ^! f- M9 q: u  H" V* ~
作者: polebear    时间: 2014-11-26 08:42
都是些很好的东西的啊
作者: hhawwl    时间: 2014-11-26 17:12
有时候付出不一定有收获！



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2