EDA365电子论坛网

标题: 边沿斜率dt/dv问题请教 [打印本页]
作者: xiyuan    时间: 2013-8-22 11:49
标题: 边沿斜率dt/dv问题请教
   从信号完整性角度考虑，上升时间越短，高频分量越多，设计中尽可能选择边沿速率较低的器件。. V! Y! m, P* i  y1 J8 N
  从驱动能力角度考虑，信号变化沿越缓，处于非稳态时间越长，对器件工作稳定性越不利。7 w, a/ Y) C- ^5 h. O" C4 u
   芯片数据手册中的边沿斜率在设计中有什么指导意义？是要求驱动端信号的边沿斜率大于这个值，还是要求驱动端信号的边沿斜率小于这个值？
作者: 超級狗    时间: 2013-8-22 13:04
从信号完整性角度考虑，上升时间越短，高频分量越多，设计中尽可能选择边沿速率较低的器件。.
5 F) F1 k; w0 U; O, E+ r$ a

( @7 U/ R$ S1 G/ F# B{:soso_e144:}

Square Wave Fourier Transform.png (4.24 KB, 下载次数: 0)

Square Wave Fourier Transform.png

SquareWave.gif (173.51 KB, 下载次数: 0)

SquareWave.gif
作者: 超級狗    时间: 2013-8-22 13:21
EIA RS-232 Specification Summary
# |1 ?! x. r( y& _
2 b! z- E' u/ ?{:soso_e104:}

EIA RS-232 Specification Summary.jpg (95.6 KB, 下载次数: 2)

EIA RS-232 Specification Summary.jpg
作者: xiyuan    时间: 2013-8-22 13:35
超級狗 发表于 2013-8-22 13:04
  B- ~5 X& f8 ~2 D8 C$ `$ m7 @; t
从信号完整性角度考虑，确实是这样的。 我在资料上看到：
, T3 V; v6 G- Y& }0 j3 j3 g& ^* q“输入信号必须满足输入信号边沿变化率的要求，只有信号满足此要求，逻辑器件才能可靠的识别出输入状态的变话，并做出有效地反应。信号变化沿越缓，则处于非稳态的时间越长，对器件工作的稳定性越不利”。
. \3 S( u# E0 E# d9 [  这段话是不是可以这样理解，对于给定的接收端，对驱动信号有最低边沿速率的要求？
作者: iaiping    时间: 2013-8-25 00:24
狗版的square wave非常形象。。。



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2