EDA365电子论坛网

标题: conf_done始终为低 [打印本页]
作者: thinkzero    时间: 2013-8-15 23:04
标题: conf_done始终为低
首先感谢论坛高手！！' v  Y: D' j! X! `+ j  ?
关于“FPGA不能实现逻辑 ”的帖子
3 L3 t! v0 @- }今天调试中发现conf_done信号始终为低，检查了电路连接，使用了10K上拉。从这个角度可以明白为什么会出现不能实现任何逻辑，因为FPGA始终处在配置状态，没有进入用户状态。只是不知道为什么conf_done 不能在配置后拉高？
作者: zgq800712    时间: 2013-8-17 08:07
AS电路， MSEL管脚。
作者: thinkzero    时间: 2013-8-19 23:02
zgq800712 发表于 2013-8-17 08:076 t' y7 H# c1 C" S2 \  C; e0 I2 _8 O
AS电路， MSEL管脚。

# y7 F& ^  W4 e问题解决：
" Z; K$ \3 F& B" I. c       通过conf_done发现n_config始终为低，然后发现重载按钮将N_CONFIG始终拉低，四角按钮封装方向有误。按钮重新焊接后FPGA能实现逻辑，通过signal tap II检测逻辑功能能正常。谢谢帮助！



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2