EDA365电子论坛网

标题: pads layout 规则设置的问题 [打印本页]

---

作者: jerrylwb2011    时间: 2013-8-2 17:42
标题: pads layout 规则设置的问题
在layout中设置全局安全间距的时候，假设我统一设置为15mil，但是碰到某个芯片的相邻引脚间距只有10mil
1 _- s9 a) b( }6 U! t+ E$ u7 M* z9 R/ H如何设置规则，使得在“verify design”间距检查的时候，软件不对这个特定的芯片出错误信息？

---

作者: whylove0707    时间: 2013-8-2 17:49
到高级规则net里面设置，你试一下

---

作者: jerrylwb2011    时间: 2013-8-5 12:26

whylove0707 发表于 2013-8-2 17:49
5 r# o3 T$ \) G到高级规则net里面设置，你试一下

0 Y! e! f8 U- e4 e/ f* V, o. r请问是对该芯片的所有引脚的网络规则进行设置吗？

---

作者: wpc4208211    时间: 2013-8-5 13:30

jerrylwb2011 发表于 2013-8-5 12:26
请问是对该芯片的所有引脚的网络规则进行设置吗？

4 A- X3 D7 j0 W! l在元件规则里设置。

---

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)

Powered by Discuz! X3.2