EDA365电子论坛网

标题: 请问表层铺铜与不铺铜对阻抗的影响 [打印本页]
作者: YYLY    时间: 2013-7-25 14:04
标题: 请问表层铺铜与不铺铜对阻抗的影响
大家好，在做阻抗控制时，表层通常有两种做法：
& o& L0 f1 n5 r$ ~0 J1种是选择 不共面的，另外一种是选择共面的
3 x4 k2 q% x  o! C9 n实际用polar算了一下，其实两者差别不是很大，
. Q1 i3 Y6 T; l1 \7 R完全可以在接受的范围内。例如单端也就是 54和52的差别。' g% A- c; }' b
共面阻抗会低一些，跟周围地与信号线的间距有关。, R$ g4 @! |/ a/ L; U

$ f+ P) Z! i) ]% u' E想问一下大家在控制表层或底层阻抗时，0 ]* S# a( ^8 y% m8 k2 C- o
通常选择那种，是出于什么考虑呢？
作者: Aubrey    时间: 2013-7-25 15:27
如果是双面板，选择共面计算阻抗的时候当然要铺铜了 ；# H0 B1 }' A7 n  z0 @  t/ M  n
如果是多层板，有了相邻的GND层做参考，可以不铺。如果铺了，对于多层板，GND离阻抗线距离多少影响很小的# `3 N( z) E+ `
作者: YYLY    时间: 2013-7-25 18:57
Aubrey 发表于 2013-7-25 15:27 ) j" D' ~) e8 {( p7 w/ h  g! D
如果是双面板，选择共面计算阻抗的时候当然要铺铜了 ；
$ a7 q7 w& n: S! w: ^如果是多层板，有了相邻的GND层做参考，可以不铺。 ...
3 N. |# ?, s/ e$ m2 X6 [
按照你的意思，如果是多层板，其实有条件还是在外层铺上铜，反正对阻抗影响也不大。
2 g0 V) m/ c; X7 y: W9 `; F对别的其它信号完整性因素还会有影响吗？
作者: YYLY    时间: 2013-7-26 08:43
本帖最后由 YYLY 于 2013-7-29 17:03 编辑
2 h+ b0 u: V$ Z  [7 W3 i$ x1 `! `2 r; i$ `, _6 K9 Y
自己再顶一下，被allego版主移到这里了，看看各位专业人士的解答。
作者: YYLY    时间: 2013-7-31 12:34
再顶！
作者: eeicciee    时间: 2013-7-31 12:51
YYLY 发表于 2013-7-25 18:57   Z& O; t+ H# D) G/ {/ @- u$ ]
按照你的意思，如果是多层板，其实有条件还是在外层铺上铜，反正对阻抗影响也不大。% v9 i- k' v* p+ O% \
对别的其它信号完整 ...
- L4 |6 z5 c  Z# e  Y
外层铺上的铜和信号线要保持一定间距，这样对阻抗影响不大，又可以抗干扰，减小辐射。
作者: YYLY    时间: 2013-8-1 08:56
eeicciee 发表于 2013-7-31 12:51
0 K* n5 w/ d7 K1 O6 }( f! A外层铺上的铜和信号线要保持一定间距，这样对阻抗影响不大，又可以抗干扰，减小辐射。
' x5 ~1 Y4 S/ k
多谢，那以后有条件的话，就把铜给铺上。
作者: eeicciee    时间: 2013-8-1 12:19
YYLY 发表于 2013-8-1 08:56
. u7 n; \2 o/ E8 k# u多谢，那以后有条件的话，就把铜给铺上。

+ ]1 M. Q! ~& V) i% y内层信号也同样铺哦
作者: YYLY    时间: 2013-8-1 12:23
eeicciee 发表于 2013-8-1 12:19 , @" }  q. A) m. i4 H
内层信号也同样铺哦
' H$ H- I. [3 G& d" q
内层信号也同样对阻抗影响不大吗？假如内层两个相邻的信号层，铺铜和不铺影响还是挺大的吧因为叠层厚度会改变。这个貌似对有些情况影响还是挺大的。- w6 o6 ^, q( p
之前画过的板子都是内层不铺铜的，带状线阻抗模型。



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2