EDA365电子论坛网

标题: 很急，求助：LVDS的走线 [打印本页]
作者: chuxuepcb    时间: 2013-7-10 11:09
标题: 很急，求助：LVDS的走线
本帖最后由 jimmy 于 2013-7-11 13:29 编辑 % k8 L- J/ ~% ~2 V. {, j8 c
6 n: p; F6 A8 h
我板子里面有LVDS和DDR2走线离得比较近，我DDR走线向右挪动了一下，这样LVDS线和DDR线之间有一块地铺进来了。但是不能打地孔，因为下层有走线，请问这样的话能保证DDR和LVDS都能正常工作吗？

1.jpg (150.82 KB, 下载次数: 0)

1.jpg
作者: xiaoyangren    时间: 2013-7-10 11:23
期待答案，学习。
作者: chuxuepcb    时间: 2013-7-10 13:28
怎么没人回答呢？自己顶一下
作者: shirly229    时间: 2013-7-10 16:37
这要看你的DDR和LVDS走线所对应的平面层是否是完整的地平面，在两者之间的铜皮地最好有地孔，是为了减少信号的返回路径，减少干扰，还有LVDS线间应该也要有包地，LVDS都市差分走线，每对差分线之间都要包地，严格点，阻抗要达到100欧姆+/-10%的误差，此处的差分走线必须等长为先
作者: 不再专业    时间: 2013-7-10 16:50
没问题的，但是要注意LVDS的时钟线和数据走线保证4W以上，LVDS的时钟线和DDR走线不能靠太近，至少5W以上
作者: chengzi_lxc    时间: 2013-7-10 17:05
如果没有打孔，建议删除中间的地铜，避免天线效应
作者: chuxuepcb    时间: 2013-7-10 17:54
shirly229 发表于 2013-7-10 16:37
% @( L" X/ |2 c8 R这要看你的DDR和LVDS走线所对应的平面层是否是完整的地平面，在两者之间的铜皮地最好有地孔，是为了减少信号 ...

6 G5 l! G. r5 \+ I- l5 t( D+ G我把线调整了一下，LVDS走线做了禁铺，禁铺两边有包地，如何？

1.jpg (147.85 KB, 下载次数: 1)

1.jpg
作者: sony365    时间: 2013-7-10 19:51
最好在LVDS的 CLK Pairs上增加包地，比全包有效，还要保证养分对的阻抗!
作者: i265    时间: 2013-7-10 23:34
评论的很给力  
作者: chuxuepcb    时间: 2013-7-11 10:03
sony365 发表于 2013-7-10 19:51 " j; w9 E/ ^! \) |
最好在LVDS的 CLK Pairs上增加包地，比全包有效，还要保证养分对的阻抗!

' |- x9 C5 l% k1 s4 H; s* U那这个禁铺还用画吗？
作者: jimmy    时间: 2013-7-11 10:59
建议删除中间孤立的地铜，或者想办法在DDR与LVDS之间的地铜加一些过孔。至少加两到三个，一端加在插座处，一端加在CPU处，中间再想办法加一个。
7 F, K0 B- p& @
; i$ F" b+ f; p1 _0 h  C: Y如果没办法加。那就删除中间孤立的地铜。完全可以跑起来，请放心使用。
作者: chuxuepcb    时间: 2013-7-11 11:26
jimmy 发表于 2013-7-11 10:59 ! e/ _# _5 F. N. a; }2 Q3 l
建议删除中间孤立的地铜，或者想办法在DDR与LVDS之间的地铜加一些过孔。至少加两到三个，一端加在插座处，一 ...
8 e/ a; ]! a+ r- A1 S
谢谢！
作者: sony365    时间: 2013-7-11 11:30
如果你这个板是双面板，在有空间的情况每个差分对用20~24mil走线包地,并且在地线上打过孔效果肯定最好的，可以保证由于底面地平面分割造成的EMI。如果是四层或六层有参考地，那可以按楼主的方式，用Keepout把差分对内的Copperpour禁布。

QQ图片20130711112818.jpg (411.32 KB, 下载次数: 1)

两层板LVDS线GND包地打孔

两层板LVDS线GND包地打孔
作者: chuxuepcb    时间: 2013-7-11 11:47
sony365 发表于 2013-7-11 11:30 0 e" h, o# u6 s$ O5 t' q
如果你这个板是双面板，在有空间的情况每个差分对用20~24mil走线包地,并且在地线上打过孔效果肯定最好的，可 ...

! U  @, h0 `8 W) T. s请问差分对用20~24mil走线包地和只打地孔不连底线有什么区别吗？
作者: sony365    时间: 2013-7-11 12:56
如果只包地，不打孔，阻抗会不连续吧，我们一般都边地打孔。
作者: chuxuepcb    时间: 2013-7-11 13:22
sony365 发表于 2013-7-11 12:56 & m9 h$ x; X1 H
如果只包地，不打孔，阻抗会不连续吧，我们一般都边地打孔。

3 E5 t* Z3 p( e6 ]2 A: N' i) H5 }我说的是只打孔不连线{:soso_e140:}
作者: sony365    时间: 2013-7-12 09:16
没有这样的做法，除非copper能把VIA连起来
作者: 75484702    时间: 2013-7-19 14:32
sony365 发表于 2013-7-11 11:30 9 y. H* q7 i/ R( v# i8 S
如果你这个板是双面板，在有空间的情况每个差分对用20~24mil走线包地,并且在地线上打过孔效果肯定最好的，可 ...

" p: Z: q6 c$ ?5 l# l) U感觉你这个板子 lvds的串联电阻位置放得不是很合理  应该是要靠近IC放置的吧   



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2