EDA365电子论坛网
标题:
关于跨电源分割问题讨论.
[打印本页]
作者:
xsyylifan
时间:
2008-8-8 16:58
标题:
关于跨电源分割问题讨论.
经常看到一些批量上市的板子(四层板,S,G,P,S),非高速,最高也就是30M那个样子,在BOTTOM 布信号数据线(回流参考面就是电源).并且有跨了电源分割区竟然没有做任何处理的现象.本人不才,这个问题想不明白,还请各位高人点点.
+ V* }/ V2 C& w) |- K
, L' \5 P/ c& `: ^
是有意这样做?还是可以不用管回流了(在低速的时候)?
0 }- K9 M7 Q/ D, l" J$ M, o* l
, M9 y$ q5 x. M6 x$ P) V k
说明:由于板子空间有限,他们TOP主要为RF部份.所以数据线必需布在BOTTOM.
5 I' Q' P* u- z) C
; J: i: U& k8 n6 n6 y* T
谢谢!!
作者:
steven
时间:
2008-8-8 17:34
可以简单理解为低速时回流影响很小。
作者:
xsyylifan
时间:
2008-8-9 09:28
谢谢楼上的朋友回复.但是网上很多朋友讨论的结论都是不能这样做!能否抽空详细介绍一下!其实有很多新手都会有这样的问题.
# p* B+ |* z2 E/ r; X) z
/ f4 c4 s: R. I0 O6 a( j/ g
说明:这样做的机子还跑的不错!这是我最想不通的地方.请高人指点!
# O; G, ]9 {% @6 D# L
6 u+ M0 h* P& A! O( T; f
建议版主暂时置顶讨论一下!!!!!!!!!!!!!!!!!!!!!!!111
作者:
旅客
时间:
2008-8-11 08:58
在非高速时可以不用考虑回流问题。30M左右可以这么处理。
作者:
xsyylifan
时间:
2008-8-11 10:13
谢谢楼上回复,了解您的意思了,但您是否可以帮忙详细说明一下为什么可以这样做?不懂原理以后还是会无从下手.
作者:
gyj1038
时间:
2008-8-17 23:38
信号走线跨平面层（电源或地）分割的主要不良后果是两个：
: M# V+ Q- y0 V2 w
1、阻抗不连续；
5 G2 l6 R. o/ F! A
2、电流环路面积增大，EMC性能变差。
/ j; g* G( M' X) C. k; T
毋庸置疑，这在高速设计中是需要尽量避免的。但是，我们从技术或学术的角度讨论SI和EMC问题的时候往往是严谨到几乎吹毛求疵的程度，而实际的PCB设计果却是许多因素综合作用的结果：成本、问题的实际负面程度、设计者的水平......我认为这些看起来明显违规的走线，或者是因为其预期的负面影响在可接受的范围内（如速度不太高的信号），作者任之，或者是因为受制于成本（四层板电源分割太多，难以避免跨分割），或者是作者水平不够（即便是批量上市的PCB设计者，大概也不乏庸手吧
。）
( o r+ \3 A: R. k
! j2 c8 Q6 d3 _- a4 N8 E1 D
总之，只要你知道他那样做是不对的，就OK了。
作者:
wdckill
时间:
2008-8-19 10:11
我以前做的很多日本订单也是这样,主要也是速度不高!
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2
。）