EDA365电子论坛网

标题: 哪位用过ALLEGRO 16做过virtex-4 的lvds信号的信号完整性分析呢? [打印本页]
作者: bluefoxde    时间: 2008-8-8 14:07
标题: 哪位用过ALLEGRO 16做过virtex-4 的lvds信号的信号完整性分析呢?
哪位用过ALLEGRO 16做过virtex-4 的lvds信号的信号完整性分析呢?. f0 ?% K3 t: K: Q4 D
我的问题描述：
1 g8 {' K; X9 l- @* N, L* @: {我已经设置一对lvds差分输入，但是在输出文件是LVDS的P端为IBISINPUT,而LVDS的N端为IBISO。1 k; B0 c; e' k0 @- _1 ?
这样的lvds的模型就成为一个收发器，而不是接收器。而我的仿真结果，振铃现象非常的严重，' n  h2 `* [* D) }( z$ c! e6 v$ @
所以我认为是模型错误。2 `% n- l' n; p4 V8 l; T& j6 S

& j, i) l  ~& Z) [4 e5 @* G" l请问，有谁做过类似的仿真，可以交流一下吗？多谢！！
作者: forevercgh    时间: 2008-8-16 14:36
是不是模型错误要通过模型编辑器进行check。
- e5 y( }; f9 d* Gxilinx提供的是ibis model，在利用SQ仿真时，你要转换成dml，而这个转换过程的提示信息会包含模型完整性（errors，warnings）的信息。
' D* a+ r( h, c% }1 P' y. H; G% f% a) b- r0 i2 E
lz不会从来不注意这些信息吧？& \0 r) A5 u8 H$ Q  ^- r( f! r% D
5 n" U9 A9 d* I& v' X( w+ m
振铃严重是欠阻尼，源端，终端的阻抗失配带来的不断反射导致该问题。LVDS信号仿真的应该是一对差分耦合信号。你要根据特征阻抗值考虑合适的端接策略，进而减弱振铃现象。
作者: sky2008    时间: 2008-8-17 11:42
目前很多模型做的不是很好，一些差份信号模型里面没有差分模型，因此建议在IBIS模型文件里面修改，自己将他们定义成差分模型。理论上差分模型的N和P的模型几本是一致的，所以个人感觉你的模型可能有问题。请再确认一下。
; d/ S/ I, c0 B另外LVDS信号需要增加100欧姆的端接匹配，目的是为了改善信号完整性，如降低摆幅，减少振铃，提供回流路径等作用。所以请确认一下是否增加。
6 {5 U+ r' H  }仿真软件只要你设置对，用那个版本问题不大，目前仿真软件的可信度还是很高的。& C% a; b! |3 a% S9 N7 Q
LVDS是差分信号，只要看差模DIFF信号就可以了，单端信号和共模信号都可以不用太多关注。



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2