EDA365电子论坛网

标题: 1000M RJ45差分线等长要求 [打印本页]

作者: lordace 时间: 2013-6-3 14:31
标题: 1000M RJ45差分线等长要求
最近做一个千兆以太网的产品，请问各位大神Layout时RJ45差分线等长要求控制在多少mil以内呢？对于不同的传输速率这个要这么计算？

作者: 超級狗 时间: 2013-6-3 16:01
Intel 82575EB Gigabit Ethernet Controller Design Guide

7.1.6 Trace Length and Symmetry for 1000 BASE-T
Designs As indicated earlier, the overall length of differential pairs should be less than four inches measured from the Ethernet device to the magnetics. The differential traces (within each pair) should be equal in total length to within 50 mils (1.25mm) and as symmetrical as possible. Asymmetrical and unequal length traces in the differential pairs contribute to common mode noise. If a choice has to be made between matching lengths and fixing symmetry, more emphasis should be placed on fixing symmetry. Common mode noise can degrade the receive circuit’s performance and contribute to radiated emissions.

這家夠有公信力了吧？

{:soso_e123:}

作者: lordace 时间: 2013-6-3 17:56

超級狗发表于 2013-6-3 16:01 $ f4 p, d5 D+ \4 X% p9 M9 ?
Intel 82575EB Gigabit Ethernet Controller Design Guide8 L2 ~ D7 R4 Y0 U. }
6 L/ @* E8 u1 V$ ^" K: n
7.1.6 Trace Length and Symmetry for 1000 B ...

我还想请问个下1000M網口產品，6层板，HI-POT不過。RJ45下有鋪銅，要全部拿掉吗？，網絡變壓器RJ45這一側的GND接在哪裡呢，就是斯密斯電路中和高壓電容相連的那個GND怎麼處理？推荐电路是用个2KV 1000pf的电容连到系统地上，但是我的PCB上摆不下了，以前的产品都是OPEN的，会影响到HI-POT测试吗？

作者: 超級狗 时间: 2013-6-3 20:56
本帖最后由超級狗于 2013-6-3 20:57 编辑

RJ45 下有鋪銅，要全部拿掉吗？
習慣上一次側除了線路以外，其它銅箔都掏空。

網絡變壓器 RJ45 這一側（Primary Side）的 GND 接在哪裡呢，就是斯密斯電路中和高壓電容相連的那個 GND 怎麼處理？
有大地（Earth Ground）接大地，沒大地（Earth Ground）只好接一般的地（Power Ground）。

推荐电路是用个 2KV 1000pF 的电容连到系统地上，但是我的 PCB 上摆不下了，以前的产品都是 OPEN 的，会影响到 HI-POT 测试吗？
以前都照規矩放，沒有不放會有什麼後果的經驗。不過照一些技術文件上講，包伯．史密斯終端線路（Bob Smith Termination）對突波（Surge）是有些抑制能力的，建議還是放上去。1000pF 1206 的貼片電容有 2KV 耐壓的規格。

{:soso_e160:}

作者: terry302 时间: 2013-6-3 21:11
这个好！目前正在做一个ST 四核CPU的方案，正要学习这个。

作者: jielove2003 时间: 2013-6-3 21:36
狗版主真是百科全书呀···

作者: lordace 时间: 2013-6-4 08:24

超級狗发表于 2013-6-3 20:56 - h) l6 | U( e' g2 r3 S. }2 U
RJ45 下有鋪銅，要全部拿掉吗？1 c3 ^3 b; M! l( J1 b
習慣上一次側除了線路以外，其它銅箔都掏空。

请问大神，RJ45下全部掏空后，差分线不需要参考平面吗？

作者: 超級狗 时间: 2013-6-4 08:46

lordace 发表于 2013-6-4 08:24 : G4 a6 ? F% ^. b$ ~* P3 Q
请问大神，RJ45下全部掏空后，差分线不需要参考平面吗？

乙太網路（Ethernet）在次級端（Secondary Side）才有參考地，過了耦合變壓器（Coupling Transformet）就沒有地了。

這個問題很容易釐清，即便你初級端（Primary Side）有地，那進入 RJ-45 絞線怎麼辦？（還是沒地，而且可能長達上百公尺。）

{:soso_e103:}

作者: 超級狗 时间: 2013-6-4 08:57
來個圖示較清楚！

如圖，初級端桐箔全部掏空，但為了抑制電磁干擾（EMI），RJ-45 金屬外殼可以切一小塊初級端（Primary Side）的地，然後用高壓電容和次級端的地做連接（如圖中的 C5）。

{:soso_e173:}

Ethernet RJ-45 Routing.jpg (145.07 KB, 下载次数: 68)

作者: 超級狗 时间: 2013-6-4 09:04
另一個示意圖：

Ethernet Differential Pair Routing

{:soso_e160:}

Ethernet Diffrential Pair Routing.jpg (82.94 KB, 下载次数: 45)

作者: 超級狗 时间: 2013-6-4 09:31
Panasonic Ethernet Layout Guide for 6 Layer PCB

{:soso_e172:}

Panasonic Ethernet Layout Guide for 6 Layer PCB.jpg (188.65 KB, 下载次数: 55)

作者: 超級狗 时间: 2013-6-4 09:38
MICREL Ethernet PCB Layout Guide

{:soso_e163:}

MICREL Ethernet PCB Layout Guide.jpg (102.62 KB, 下载次数: 104)

作者: lordace 时间: 2013-6-4 10:06

超級狗发表于 2013-6-4 09:38
! m: y6 _5 J2 o% s5 ?MICREL Ethernet PCB Layout Guide

版主大人，我的产品是SFP的模组，Layout空间十分有限，只有12*51mm。已经放不下1206的高压电容了。我想请问下我在包伯．史密斯終端線路放的是0805 1/8w的电阻和1808 3kV的电容。3kv的电容连Chasis GND，可是我的PCB没有与Ether GND和shielding相连，我的Chasis GND是悬空的，就只连了个包伯．史密斯終端線路。这样的话前面有了包伯．史密斯終端線路的3KV电容，我可以放个普通的0402的电容与Power Supply circuytry的GND相连可以吗？

作者: 超級狗 时间: 2013-6-4 11:35

lordace 发表于 2013-6-4 10:06 5 B: g) H% @1 t' D
版主大人，我的产品是SFP的模组，Layout空间十分有限，只有12*51mm。已经放不下1206的高压电容了。我想请 ...

正常是建議用 0805 的電阻連接 Power GND 和 Chasis GND，但如果你只能放 0402 的大小就放 0402 吧！

其實這樣的討論是沒有意義的︰

我跟你講不行，板子也不可能再長大。
即便我以前這樣能過安規，也不代表你現在照做也可以過。（條件可能都不一樣） f N0 P% J# S7 l4 P

所以你就把它改成 0402 去試吧！

{:soso_e127:}

Ethernet RJ-45 Schematic.jpg (215.16 KB, 下载次数: 26)

作者: qiangqssong 时间: 2013-6-4 14:24
学习下!!

作者: edatphy 时间: 2013-6-6 09:46
MARK

作者: huang8033 时间: 2013-6-14 19:21
对于不同的速率怎么计算这个公差呢？例如ddr在跑不同的速率时，时钟和数据误差在什么范围内？还有对于一般的并行数据，在不同的时钟的情况下，应该误差范围不一样的吧，这个怎么计算呢，万能的版主帮忙提供以下资料，万分感激！

作者: 超級狗 时间: 2013-6-15 00:54

huang8033 发表于 2013-6-14 19:21 * P% Y+ ]1 D& c4 @! y4 I
对于不同的速率怎么计算这个公差呢？例如ddr在跑不同的速率时，时钟和数据误差在什么范围内？还有对于 ...

真的是大哉問！

{:soso_e179:}

看完幾篇文章後覺得有點累，差點要了小弟的狗命，想等個幾天看有沒有善心人士？

像那個叫「文森．妹」（Vincent.M）的就是一個熱心的高手。

{:soso_e113:}

作者: air-lover 时间: 2013-6-16 22:49
差分对间等长，其实这个主要看所用PHY芯片厂家资料，一般会有DELAY SKEW模块，LAYOUT没有太严格的要求，我们基本不做等长，你可以想一下，同一组也来的，能差多少MILS？差分对内PN倒是要严格等长，走表底层更是如此，不然EMC影响严重，一般PN控制在5-15MIL看走在哪一层了

作者: schx 时间: 2013-6-17 11:02
跟狗大版主学习了。

作者: huang8033 时间: 2013-6-17 21:27

超級狗发表于 2013-6-15 00:54
/ `+ h1 Y6 t2 X6 ]真的是大哉問！! T3 M/ T J- a* P3 {! ]* G

! F, E/ t% ^' B

版主，经常在公司，pcb工程师问我，这些走线控制在什么误差范围之内啊，我一般也就是粗略的估计一下，fr4的材料180Ps\inch，因此在接收端只要数据和时钟的满足建立时间和保持时间就行！一般好像也没出什么大问题，所以我想看看各位有没有相关的资料，可以一起学习学习下！

作者: 超級狗 时间: 2013-6-17 22:05
本帖最后由超級狗于 2013-6-18 01:04 编辑

發現這版上的高手真的不少。

不等長（Length Mismatch）造成的問題就是訊號歪斜（Skew）！訊號在 PCB 上因不等長（Length Mismatch）造成的歪斜（Skew），可依照文森．妹（Vincent.M）在 "DEG是什么单位？帮算下多宽" 一文中的敘述的公式計算得知︰

Signal Propogation Speed on PCB = C/sqrt(Er)

C = 3 x 10[sup]8[/sup] m/sec 光速
Er = PCB 材質介電常數，以 FR-4 而言約在 4.3 左右。

我們都希望得知設計上的一些限制是怎麼來的，但很多時候這些理論值並不是如歐姆定律一樣簡單，用一句 V = IR 就可以交代過去。

歪斜（Skew）的來源不僅來自於 PCB 的傳輸延遲（Propogation Delay），傳送電路（Transmitter）和接收電路（Receiver）也會有所貢獻。

所以，即便是同一類型的產品，等長的要求在不同芯片廠商設計指導（Design Guide）中的建議值也會不一樣。

這包含了許多因素︰

芯片廠商電路對歪斜容忍度（Skew Tolerance）的能力。
芯片廠商預留給各種歪斜量（Skew Buget）的多寡。
電源噪聲（Power Noise）的影響。
串音（Cross Talk）干擾。! Q5 x- b# _" `* {

......等等

下表是美光半導體（Micron）的一份技術文件，他們針對 DDR266 預估各種歪斜（Skew）貢獻度的情形，不等長（Length Mismatch）的影響他們只給 30ps。

希望這樣的解說對大家有幫助！

{:soso_e173:}

DDR266 Timing Budget.jpg (66.98 KB, 下载次数: 16)

作者: 江南才子 时间: 2014-11-25 20:01
狗版主不错哦

作者: 美丽人生1130 时间: 2014-12-10 21:13
好贴，学习了！

作者: nikko_tian 时间: 2014-12-11 10:23

超級狗发表于 2013-6-18 12:43
3 \! f! O( V& G" T! A. e雖說各芯片廠商的設計建議（Design Guide）講法不一，但有件事還是可以做的。
( R$ V, [; r+ u# _2 k
' w. [: p/ M/ e/ t8 t6 O/ I5 G% i+ }* j全部抓出來排在一起就地 ...

差分阻抗表，果断收藏谢谢

作者: ycw 时间: 2015-10-13 13:30
学习了

作者: abtc1130 时间: 2015-10-14 16:22
阻抗表是好东西

作者: liujiaqi164 时间: 2016-1-6 15:33
参考大神的

作者: jerryzhu 时间: 2017-5-10 14:53
感谢分享

作者: wudilanyang 时间: 2017-10-17 14:19
mark一下，常回顾

作者: chunleilisky 时间: 2017-11-8 22:03
mark

作者: zhangjunxuan21 时间: 2017-12-4 16:25

超級狗发表于 2013-6-4 09:38
( p$ X3 e5 L3 c! S( XMICREL Ethernet PCB Layout Guide
* ?9 V7 B' q- x) X; I: x k H9 w# |* [& `4 N# m
{:soso_e163:}

求RJ45部分完整的layout指导啊

作者: drydiy 时间: 2018-1-18 18:03
不错，收藏一下

作者: yezhu112 时间: 2018-3-8 13:50
学习下.......................................

作者: 7shmily 时间: 2018-10-19 16:25
Mark

作者: jkokomo 时间: 2019-9-24 15:24
這棟樓的內容很棒

作者: 定风波H 时间: 2019-10-8 15:16
学习

作者: 定风波H 时间: 2019-10-8 15:23
学习

作者: HAHHA 时间: 2020-3-30 20:07
赞一个，学习学习。

作者: ccivory 时间: 2020-3-30 22:10

超級狗发表于 2013-6-4 09:31
4 a5 B; |5 D1 }# o8 jPanasonic Ethernet Layout Guide for 6 Layer PCB
, Z. W; g. D$ O$ r- r, F4 s [& ^( p: I3 H. i) V
{:soso_e172:}

这个图是几组以太网信号，为什么有两个RJ45端？

作者: 养生之道 时间: 2020-3-31 09:23
我一般规则控制在10mil内

作者: seawater 时间: 2020-3-31 17:27
学习了

作者: anguchou 时间: 2020-3-31 19:01

:):)

作者: zx_01 时间: 2020-3-31 21:28
长知识了，谢谢！

作者: p609421169 时间: 2020-4-2 15:29
千兆控制在10mil内，万兆控制在5mil

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)