EDA365电子论坛网

标题: 主频无法通过EMC检测 [打印本页]

作者: WANGXINRAN2006    时间: 2013-5-11 11:25
标题: 主频无法通过EMC检测
各位好:
' e- Y8 w0 m8 O$ H* Y  我做了一款BCM7231的播放板,此板采用4颗8位的DDR3,采用菊花脸结构布线,4层板,TOP和BOT走线,控制,地址和时钟都有阻抗匹配电阻。当主控设置DDR速度为667M时,EMC就667M超标,设置DDR速度为800M时,EMC就800M超标,都是10dB左右。请问这种情况该如何处理,有哪些地方要着重注意?请指教!
作者: lap    时间: 2013-5-11 13:21
发个截图上来瞧瞧
作者: WANGXINRAN2006    时间: 2013-5-11 14:09
lap 发表于 2013-5-11 13:21 $ {: W5 a4 W8 t+ u$ K
发个截图上来瞧瞧

' @2 G% f' m; {- D9 @.....

QQ截图20130511141147.png (231.73 KB, 下载次数: 36)

QQ截图20130511141147.png

作者: Aubrey    时间: 2013-5-22 20:01
横着摆啊 第一次见
作者: henrykaka00    时间: 2013-5-23 09:42
机壳的屏蔽效果如何?可能是机构漏出去的
作者: cousins    时间: 2013-6-1 11:56
BCM的CPU走DDR bus采用菊花链的话  要特别注意Vtt网络的走线宽度,ADDR bus的端接& g3 B5 o: X1 D; N) ?9 M" Y
3W rule: D5 _6 Q5 q8 q$ e) V- U5 B
还有 看截图  你这种布局真不像是菊花链结构  环路拉的太远了
作者: 4cwebber    时间: 2013-6-16 19:27
楼主是不是没加屏蔽罩?加了屏蔽罩后刮开PCB上的铜皮接地试试
作者: sshgz123    时间: 2013-7-17 20:32
DDR还能这样摆啊!长见识了!clk有跳层么?参考地完整不?与其他net间距拉开了么?图上看不出来,没法具体分析!
作者: clp783    时间: 2013-7-17 21:26
我也正在做这个板子,还没到做EMC这一步
作者: qfhuangjian    时间: 2013-7-23 14:46
话说你这最好DDR正反贴两片,同时注意走线!
作者: hqg    时间: 2013-7-25 09:00
滤波电容太少了,尽量靠近IC管脚滤波。目测,DDR区域没几个电容啊!/ ?4 A' y0 y% u0 u
另外一个猜测就是DDR高速区域拉的太大,考虑是否在容易干扰的区域电源和地都隔离一下,需要看整板电路是否有相互影响的。
9 }# n, ^# O0 U2 n2 ~+ }& r! ^EMC,我也没实验测试过,只是做过一些板子,个人建议哈。
作者: part99    时间: 2013-7-30 09:35
时钟有没有做termination?感觉不到有VTT,的确太省电容了,应该每个电源口放一个




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2