EDA365电子论坛网

标题: allegro16.5 问题 [打印本页]

作者: kcm 时间: 2013-3-29 05:44
标题: allegro16.5 问题
本帖最后由 kcm 于 2013-3-29 05:48 编辑

有没有遇见过，用16.5版本的allegro，在布线时，器件有几个pin网络本来是空的，但是后面发现这几个pin变成了有网络（没有更新网表），请帮忙解决下这个是什么问题，非常感谢！

作者: wangjing 时间: 2013-3-29 14:37
应该是电源脚，原理图上的power脚即使不连pcb上也是有网络的，除非将pin propertity type改成passive

作者: kcm 时间: 2013-3-30 00:30
谢谢，空pin上面变有网络包括电源，地，也有其他信号，这种在之前都没遇见过，就这次才出现的

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)