EDA365电子论坛网

标题: 关于ADC电压基准的问题！！！ [打印本页]
作者: lance_hnu    时间: 2013-3-16 00:48
标题: 关于ADC电压基准的问题！！！
我知道ADC的电压基准决定了模拟信号的输入范围。可是为什么一些5V供电的芯片都普遍采用2.5V的基准？如果我的输入信号最大才0.5V,为了提高ADC对信号的分辨，那我能不能把ADC的基准降到1V呢？
作者: bluskly    时间: 2013-3-16 08:51
可以的。一般情况下，提高精度的办法有以下几种：- U6 S8 v& ]7 Q' D" N! i
第一：采用位数高的ADC，比如12位或者14位的。5 E+ w) s. z, ?# z+ f
第二：采用精度高的基准电压源。采用专门的基准电压源，而且加去耦电容。" S! u, k- U8 ?* j0 I6 F. k3 u
第三：采用合适的参考电压值，根据自己的最大输入电压，选择稍大于最大输入电压就好。对于12bit的AD，一般采用2.54V的基准电压，这是为了程序计算的方便。
作者: lance_hnu    时间: 2013-3-17 18:43
本帖最后由 lance_hnu 于 2013-3-17 18:46 编辑
& [0 O9 \) B% I. |/ {
bluskly 发表于 2013-3-16 08:51 / o0 Q9 R5 E' ^( P
可以的。一般情况下，提高精度的办法有以下几种：6 t2 }7 t; A2 O; [, e$ N
第一：采用位数高的ADC，比如12位或者14位的。
+ W# Y3 U0 c. K7 ^0 q8 {  b2 v第二：采 ...
, ~% H8 V1 |& ~( N2 e2 M  S, W0 \9 x* Q
- M' J/ E, d2 [, r4 W
很受用，谢谢！我想补充问一句。, d6 h. |0 i2 k' K
我的ADC是CS5532，采用5V单电源供电，它有正基准VREF+和负基准VREF-，我的模拟输入信号为0.1~1V，目前有两种方案：
: \, l5 L6 `! J, J( v3 a. J（1）选VREF+=1.2V，VREF-=0V9 E& i$ T6 W$ y- l8 P8 D
（2）将模拟信号的零电位提高，负基准太也提高，并且模拟信号与负基准采用同一个基准，就是模拟输入提高到1.2V-2.1V，ADC基准为VREF+=2.5V，VREF-=1.2V，这个方案的示意图如下（图中基准的设置不一定和我的设置一致）
& w) D5 d' @0 B' w
( ?# a4 h/ Y% y  t4 c4 q2 _图中AD705就是将AD620的基准和ADC的基准连到一起的。1 M+ `* I0 g& l9 z2 u3 p' g2 B
请问，方案1和2选哪个更好？
作者: 超級狗    时间: 2013-3-18 08:54
本帖最后由 超級狗 于 2013-3-18 15:53 编辑
" w# T. d3 r7 s
  j- U; |+ B2 s6 M* x選方案二，方案一不曉得有沒有問題？, a( b, d$ Z* u" B+ {

: A  d; G$ l5 d( E8 [$ VAD705 的輸出接到 ADC 的 AGND，而這個點的分壓是 5V x 20K /  (20K + 10K +20K) = 2V，這個線路看似把虛擬地（Virtual Ground）提高到 2V 了。
% Q! P; Z5 k2 K) E8 @- L, O: j: w0 x/ u9 ~' ]- \0 r
如果照樓主第一貼的敘述，訊號只有 0.5V。AD620B 的輸出範圍應該是在 2V ~ 2V + 0.5V（= 2.5V）間。Vref = 1.2V 但 Vin = 2V ~ 2.5V，ADC Vin >> Vref（>> 是遠大於的意思），這樣有沒有問題還得看用的 ADC 是哪一顆？有的 ADC 是可以 Vin = Vref x 2 或 Vref x 4，例如 TI ADS8505（Vref = 2.5V、Vin = -10V ~ +10V），有的則是不行！
9 C- K5 b- I, ]8 S  {  h- M# s/ C
7 [9 V  o. F" n, E{:soso_e122:}

ADS8505.pdf

530.06 KB, 下载次数: 7, 下载积分: 威望 -5

作者: 超級狗    时间: 2013-3-18 09:11
本帖最后由 超級狗 于 2013-3-18 09:44 编辑 & O# b: J. T1 G/ Y% K
9 t! ]1 L9 d$ m( H+ e* C  |3 ?/ [
ADC 廠商不能說的秘密：
, U; n: [2 O) m4 x3 r8 k) s6 u( s# R: _8 T3 f
樓主想降低 Vref 是基於量化誤差（Quantization Error）：
% H8 D( H3 }- ^. }% n. Q2 t, V" o. L0 `* C
Quantization Error = Vref / (2 ^ n)
! O/ K- m' P* k" A# [" Y7 x
, r  X0 I- M- B# Sn︰ADC bit% J* x- k* h  l# e/ D- B

& I& w$ {+ ^0 {$ Z) I- e% |/ KVref 越小量化誤差（Quantization Error）也越小，但 ADC 廠商有一個不能說的秘密，那就是 ADC 的線性度（Linearity）是中間的 60% ~ 70% 最好，Datasheet 通常不會告訴你。即便是 ADI 號稱擁有全世界最好的 ADC，他們說自己的產品也不例外，這也是我兩年前參加 ADI 的研討會才知道的。; b+ n7 f! r" W# ]* m
/ S0 q" w. Y# h$ M
降低 Vref 可以縮小量化誤差（Quantization Error），但也有可能讓 ADC 工作範圍脫離最佳線性區，這是常被設計者所忽略的。, |. H' N4 C9 [, I4 c' J) N+ {: f
- d5 w  i: `# t
參考線路把虛擬地（Virtual Ground）提高到 2V，也許是和這個考量有關。
3 l, P! z9 V, }2 t" D* C+ r) ]5 @1 M4 g1 K
{:soso_e172:}
作者: lgl2466    时间: 2013-3-18 13:30
作者: hukee    时间: 2013-3-18 17:15
当然如果信号在adc线性最好的地方，最好了。但是一般adc会给全温度范围的lsb，只要总误差在范围内，电压范围越大是约好的，太小的步进值，环境干扰也大，想想24bit的adc，如何设计。
作者: zhangyu1102    时间: 2013-3-18 17:27
学习一下~
作者: 超級狗    时间: 2013-3-18 18:04
本帖最后由 超級狗 于 2013-3-18 18:08 编辑 0 g/ n) t9 c' j3 U, q6 P+ Z- Z8 L
8 f6 R. V" g9 ?1 y. T1 F0 }
ATMEL AVR Application Note
" d; \9 n' `5 x( e- u9 i7 O1 h. NThe ADCs reference voltage and the ADCs resolution define the ADC step size. The ADC’s reference voltage, VREF, may be selected to AVCC, an internal 2.56V / 1.1V reference, or a reference voltage at the AREF pin. A lower VREF provides a higher voltage precision but minimizes the dynamic range of the input signal. If the 2.56V VREF is selected, this will give the user ~2.5mV accuracy on the conversion result, and the highest input voltage that is measured is 2.56V. Alternatively one could consider using the ADC input channels with gain stage. This will give the user the possibility of measuring an analog signal with better voltage precision, at the expense of the ADCs dynamic range. If it is not acceptable to trade dynamic range for better voltage resolution, one could choose to trade oversampling of the signal for improved resolution. This method is however limited by the characteristic of the ADC: Using oversampling and decimation will only lower the ADCs quantization error, it does not compensate for the ADCs integral non-linearity.
6 S) a7 N) K- y+ ~+ S1 b* W* |/ x1 [5 E/ _5 B2 q& ?+ _0 f
{:soso_e179:}

doc8003.pdf

117.96 KB, 下载次数: 4, 下载积分: 威望 -5

作者: 超級狗    时间: 2013-3-18 18:15
本帖最后由 超級狗 于 2013-3-19 10:12 编辑 + C8 w7 h8 ?! f9 \: Z- A1 o

$ n6 r- D4 ?3 q6 z4 ?4 D+ iNational Semiconductor White Paper - The ABCs of ADCs
# G8 \/ F2 a- J5 z% `A lower reference voltage gives smaller steps, but can be at the expense of noise.0 z$ k; \( i* j% b5 D) y- i( r
% M# f  S# g. N& j. A2 q- q3 I
這個是 7 樓所講的問題！
8 R: w, O4 m# c
8 @5 ~( O2 d* Q7 d7 c{:soso_e179:}

The Lower Vref.jpg (144.82 KB, 下载次数: 4)

The Lower Vref.jpg




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2