EDA365电子论坛网
标题:
关于SDRAM的走线长度容许误差
[打印本页]
作者:
gglei1984
时间:
2008-7-25 11:18
标题:
关于SDRAM的走线长度容许误差
问一下:133M的SDRAM的数据线在布线时,要等长么?容许的走线长度误差是多少?线长大约在3500MIL
作者:
liqiangln
时间:
2008-7-25 12:15
要等长么?容许的走线长度误差是多少?线长大约在3500MIL:
- x* T/ Y4 P2 S6 M; T- c/ I
! J* V! w( @4 p' Z7 j
要等长,做100mil的约束好了,相当于18ps的时序误差。
作者:
forevercgh
时间:
2008-7-25 13:42
时钟,数据应该是速率最快的。着重考虑
/ m8 e' o a( G0 L
其他控制和地址信号等长约束相对次之。
作者:
_hhh_
时间:
2008-7-25 14:18
提示:
作者被禁止或删除 内容自动屏蔽
作者:
yun12
时间:
2008-9-24 09:37
SDRAM 对此要求不严格 但是尽量酸段走线 3500MIL 可能长了点吧 注意加匹配电阻 等长300MIL 以内没问题
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2