EDA365电子论坛网

标题: 调试现象仿真 [打印本页]
作者: 黄小乖    时间: 2012-11-21 11:44
标题: 调试现象仿真
DDR3的时钟信号在上升沿和下降沿都会出现一个台阶。请问这种现象是由什么引起的？
% X' W; `9 q- g6 r2 A% p2 l
作者: willyeing    时间: 2012-11-21 13:17
pin脚上容性负载太大
作者: 黄小乖    时间: 2012-11-21 15:23
willyeing 发表于 2012-11-21 13:17
8 Q. O! `/ |6 z7 spin脚上容性负载太大
7 _9 b- c5 i- D. R$ c1 u
谢谢解答。第一次遇到实际问题。请问有什么办法仿真验证吗？
作者: pjh02032121    时间: 2012-11-23 17:52
本帖最后由 pjh02032121 于 2012-11-27 11:41 编辑 $ C! Y7 C* h: P4 l3 R5 ^

7 H9 ^8 J- V1 t" m3 c{:soso_e110:}
作者: 黄小乖    时间: 2012-11-29 13:57
仿真发现确实会出现台阶，分析可能是反射信号影响。因为这是一个fly-by拓扑结构，信号出现台阶的是第一片DDR3的地方。受反射影响大。加一个100ohm的终端电阻能改善了上述问题，波形也变好了。
作者: cousins    时间: 2013-10-23 19:18
第一个负载会比较容易出现台阶，由反射引起
/ F) E% g; X8 J3 N# ]" t& t1 u1 Q



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2