EDA365电子论坛网

标题: 实现模拟地和数字地单点链接的方法??? [打印本页]
作者: zengeronline    时间: 2012-11-14 15:09
标题: 实现模拟地和数字地单点链接的方法???
本帖最后由 zengeronline 于 2012-11-14 15:13 编辑
& u* V3 X) _5 J
. F( Z7 ?0 m7 m( L  m大家好
7 ]6 Y% i& G! }8 [0 T4 h# Y我现在有这样的一个问题,$ R3 B. y; A7 {, Y
板上有数字地(GND)模拟地(GND_U1),内层2走的为GND,在别的层铺有GND_U1,现在想把这两个网络不相关的层通过过孔链接起来,
4 }; B% }' F2 @6 o: _, }! {过孔应该怎么制作???
$ t; j6 b0 n. k4 o# Q& o4 F1 s; G
4 ]9 B7 A" M+ k* K% X9 X# @2 d8 _* T; ?- C0 E& g
我本来是想把过孔加个 gndtie layer,在这个里面去掉 flash和anti ecth,但是我把这个做好的焊盘调到板上,anti ecth还是存在,不知道该怎么弄,以前看帖子的时候看到有人提过一次,不知道在哪里了  T; {+ n' ~0 E) T* |; b; B2 l% A
+ }! g" H! X6 l# V3 Z
我用的那个芯片的demon板是用pads画的,它给加了个 ground tie layer,在这层里需要单点链接的过孔出拉了个矩形的shape,然后在出光绘是把这个加的tie层加入到了地层的光绘中,然后过孔焊盘全链接实现了GND_U1和GND的链接
! C# k1 P) [" ]$ ~, H* n; z7 u* [0 I9 V3 K$ f/ H1 C
这个方法我在allegro里面也试了,在board geometry里加了个gndtie层,然后画了个矩形,出光绘时也加到了gnd光绘层,但是没有起到预想的效果,anti etch还是把链接隔开了(使用cam350查看获知的),allegro 15.7,GND为第二层阴片
4 l+ M( F2 B' P4 f2 P8 I' e我直接在底层单点链接的过孔那里铺static的shape,然后赋值为GND网络都是被anti etch隔开的8 l" n, t3 A6 n; Z. P" k+ z/ x
7 l, ~- C# E* v
( Q. s1 x  b3 s& _% n
不要建议加个电感或0欧姆电阻什么的来链接,不想这样做,就像能够直接链接
# E/ {3 i7 c* o3 a
2 U, d9 o" L7 o谁给帮帮忙,谢谢# p/ Q9 Y( |0 S9 j

) j5 B. ?1 }( D3 k! b8 `; ?% x, q" y, e

allegro.png (104.57 KB, 下载次数: 6)

allegro.png

pad.png (46.5 KB, 下载次数: 9)

pad.png
作者: caonimmjjj    时间: 2012-11-14 16:09
按照个人看法：你可以这样做，从你的板子中炸出过孔的库，打开你会发现这个库在LAYERS这层里是按照你板子的叠层来填写内部层的，然后你就改里面的ANTI-PAD，然后保存成另一个名字，再在板子里添加这个特殊的过孔库，然后在需要的地方打这个过孔，试验过，可行，不知道这个 对你是不是对你有帮助
作者: zengeronline    时间: 2012-11-14 23:58
本帖最后由 zengeronline 于 2012-11-15 00:04 编辑 / L$ p! Q+ A2 `+ ~. K0 x: k
caonimmjjj 发表于 2012-11-14 16:09 $ s$ z0 e8 `3 z
按照个人看法：你可以这样做，从你的板子中炸出过孔的库，打开你会发现这个库在LAYERS这层里是按照你板子的 ...
3 `; Y1 s" y+ ]9 T

+ {4 y+ D# ^6 N9 \哈哈,哥们儿,多谢,已经按照你说的搞定了7 E7 T8 ^6 m- ^5 [# D! N/ d' N
再增加一点,这个特殊的过孔需要添加 No_Drc 属性才能把 GND 层的drc报错去掉,去掉后就可以出光绘了,# [! U$ d/ }9 q" q3 i0 ?9 e
pcb图上和光绘的图上显示的都是正确的7 W+ Y! t7 ^2 s7 q9 e& d
在出光绘文件的日志(photoplot.log)里,关于GND层的警告也很清楚的表明了这个特殊处理的问题
  c+ ?9 K$ h7 P5 |! I2 ^; B! a% \- T" x+ p6 |, T: G
有一点点遗憾的是不能设置为花焊盘链接,只能是全链接
  1. # G- {/ u  n& [9 s. Y. \  e
  2.     WARNING: Null ANTI-PAD specified for padstack PAD_MTG300_700V at (331.96 3349.68).
    1 v) q4 y& `* X) c- a
  3.     WARNING: Null ANTI-PAD specified for padstack PAD_MTG300_700V at (471.18 3349.68).( _+ u9 [& G2 J/ t
  4.     WARNING: Null ANTI-PAD specified for padstack PAD_MTG300_700V at (500.00 3419.29).* S, C+ y! X7 D  T' X3 u& k
  5.     WARNING: Null ANTI-PAD specified for padstack VIA50-25-70-L2TIE at (2646.42 1997.50).
    & b$ `' Q- w3 t% S6 ?
  6.     WARNING: Null ANTI-PAD specified for padstack VIA50-25-70-L2TIE at (2646.42 2072.50).  t2 }: s( F+ ?1 G5 c+ T8 {
  7.     WARNING: Null ANTI-PAD specified for padstack VIA50-25-70-L2TIE at (2646.42 2147.50).# q% y2 q5 r2 x0 f& w# E7 X
  8.     WARNING: Null ANTI-PAD specified for padstack PAD_MTG300_700V at (5237.48 11.10).
    4 p* V' x$ A/ e3 c/ t7 u: ]3 ]: F
  9.     WARNING: Null ANTI-PAD specified for padstack PAD_MTG300_700V at (5307.09 -17.72).
    ; E) z! C4 K9 |+ u
  10.     WARNING: Null ANTI-PAD specified for padstack PAD_MTG300_700V at (5307.09 179.14).! N0 A. B  E! E3 B8 V( m
  11.     WARNING: Null ANTI-PAD specified for padstack PAD_MTG300_700V at (5237.48 150.32).
    9 U  t7 b- l% n
复制代码

gnd-1.png (81.87 KB, 下载次数: 4)

第四层的GND_U1

第四层的GND_U1

gnd-2.png (87.94 KB, 下载次数: 6)

第二层的GND(阴片)

第二层的GND(阴片)
作者: caonimmjjj    时间: 2012-11-15 09:53
不客气，共同学习成长



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2