EDA365电子论坛网

标题: 关于Candence SiP中Conductor线宽修改的问题 [打印本页]

---

作者: Kelly-小春    时间: 2012-11-7 12:48
标题: 关于Candence SiP中Conductor线宽修改的问题
由于Conductor线路跨度比较大，又考虑到约束的问题，所以想修改局部Conductor的宽度，把个别的Conductor变窄一点。
哪路大师可以帮忙解答。谢谢

无标题.png (30.48 KB, 下载次数: 9)

下载附件  保存到相册

2012-11-7 12:46 上传

---

作者: xiahang    时间: 2012-11-7 13:15
哇。。。。做封装》？牛XX呀

---

作者: eeicciee    时间: 2012-11-7 15:13

xiahang 发表于 2012-11-7 13:15
' m7 J8 G& A, _, k) q哇。。。。做封装》？牛XX呀

做封装的好还是PCB好？

---

作者: Kelly-小春    时间: 2012-11-7 15:30

eeicciee 发表于 2012-11-7 15:13
( i9 e1 L& z2 q6 t( S/ M4 a4 m做封装的好还是PCB好？

& ^4 \$ w% `3 HPCB比较容易，而且工艺也比较纯熟。封装可以达到4层、6层，再往上很困难的

---

作者: Kelly-小春    时间: 2012-11-7 15:32
有没有大师可以帮忙解惑啊，给点指导撒

---

作者: eeicciee    时间: 2012-11-7 15:47

Kelly-小春 发表于 2012-11-7 15:30
# J- I+ ]; @5 s% I* HPCB比较容易，而且工艺也比较纯熟。封装可以达到4层、6层，再往上很困难的

9 O( {1 k6 H0 U0 }' YPCB层数更多，模块也多，复杂吧？
& e8 v  U2 \( F5 \( U! y如果是SIP的话，层数少，基本上就是拉线工呀。
0 X. O& {, H3 \' Y4 f8 u  r% s$ G人个看法

---

作者: Kelly-小春    时间: 2012-11-7 16:04

eeicciee 发表于 2012-11-7 15:47
2 S& J( k) r1 ^, K( C, Q6 A* p0 o5 fPCB层数更多，模块也多，复杂吧？
如果是SIP的话，层数少，基本上就是拉线工呀。
+ F, A1 u: g/ r1 `人个看法

SiP也要考虑电源完整性和信号完整性的，而且制程能力的问题、空间的限制，6层以上的封装很困难，三批量验证都很难过关的。一般都2层、4层量产的多，封装的尺寸跟PCB比起来小多了

---

作者: pjh02032121    时间: 2012-11-7 16:10
选上ring，右键cut就可以了
5 o1 `7 c4 H: f; I当做shape处理也行
& h7 K; i  G" ?& N* N4 e都能解决你的问题
0 I! j& Z- N+ @1 F% X% P) G
0 D( E! _. w' R) z4 |$ e0 s1000pin以上的BGA，substrate超过10层的也有，看需求了。

---

作者: eeicciee    时间: 2012-11-7 17:02

Kelly-小春 发表于 2012-11-7 16:04
+ m; {! P. S. P0 }9 S, jSiP也要考虑电源完整性和信号完整性的，而且制程能力的问题、空间的限制，6层以上的封装很困难，三批量验 ...

SIP有PI SI问题，那PCB更有这些问题了啊

---

作者: Kelly-小春    时间: 2012-11-8 15:25

pjh02032121 发表于 2012-11-7 16:10
选上ring，右键cut就可以了
当做shape处理也行
2 R" M0 l' A8 ?  j; f$ B/ Z  J都能解决你的问题

4 F# u9 F, p6 W# |这个方法没试成功，你确定那方法适用SiP的吗？

---

作者: 0aijiuaile    时间: 2013-2-4 17:22

Kelly-小春 发表于 2012-11-8 15:25
这个方法没试成功，你确定那方法适用SiP的吗？

4 ]1 }) m+ V* D3 e% a! H" ]! G) @! u当做shape处理就OK了，封装会引入更多的overshoot，而PI方面感觉WB肯定也会更差点。

---

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)

Powered by Discuz! X3.2