EDA365电子论坛网

标题: 关于VHDL 除法 [打印本页]
作者: a20061475    时间: 2012-11-5 11:22
标题: 关于VHDL 除法
我想问下，如果我定义的
& L7 O4 t" y- A3 kVARIABLE A:INTEGER RANGE 0 TO 100 :=20;1 h/ C5 ?/ @0 O9 U
VARIABLE B:INTEGER RANGE 0 TO 100 :=4;
  E$ G4 d+ f& I; m/ AVARIABLE C:INTEGER RANGE 0 TO 100 ;
- a; O$ l4 ]9 H, O9 x7 V
1 E, k1 D' W& O5 U- T; T( V% H
$ H3 r. G! [) }* P; z4 c我这里可以直接 C:=A/B吧，为什么网上 说 现在的工具不能综合 除法，我试了下Qii8.1 仿真时可以出结构的吗。. E" ~, z3 F$ A" t6 ]9 B8 B

4 ?5 J2 B; W4 S5 X* W1 R0 hPS:网上说的那些都是采用 2的几次方来运算的。



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2