EDA365电子论坛网

标题: 关于VHDL 除法 [打印本页]
作者: a20061475    时间: 2012-11-5 11:22
标题: 关于VHDL 除法
我想问下，如果我定义的 # C) Z1 R8 ~  ?; b8 s9 _
VARIABLE A:INTEGER RANGE 0 TO 100 :=20;
- a% C  M# R5 z5 k5 PVARIABLE B:INTEGER RANGE 0 TO 100 :=4;# X2 v1 X& Y1 M: Z
VARIABLE C:INTEGER RANGE 0 TO 100 ;& u% `- o8 o* n0 \

' y7 o; @3 w! T% f6 }% x, N4 U0 |3 \. S* ?
我这里可以直接 C:=A/B吧，为什么网上 说 现在的工具不能综合 除法，我试了下Qii8.1 仿真时可以出结构的吗。
( g% z: h2 K" ]5 c" ~; W9 d8 v1 b& y! q$ U+ W
PS:网上说的那些都是采用 2的几次方来运算的。



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2