EDA365电子论坛网

标题: BGA背面全是电容，集成到封装内简化PCB不行吗？ [打印本页]
作者: scc_yangy    时间: 2026-3-29 16:17
标题: BGA背面全是电容，集成到封装内简化PCB不行吗？
PCB设计的时候，经常有大型BGA芯片的背面铺满了电容，其中0.1uF最多，这占据了大量的布局空间和背布线空间。如果芯片封装内每个电源引脚自带一颗0.1uF电容，那是不是在布局的时候让出大量的背面空间？
: h# L3 k5 U; W& W1 {6 k' ?
* I* b+ W$ v% V( R& a2 c
作者: Dcpc036141cec    时间: 2026-3-29 19:02
让出大量的背面空间？
作者: 超級狗    时间: 2026-3-30 17:08
本帖最后由 超級狗 于 2026-4-1 07:18 编辑 / H' S2 P' f7 |, y+ i

0 j6 K( X1 A& }- H有的旁路（Bypass）電容的距離很關鍵，尤其是那些高速芯片！! h& s* ^, ]$ T9 L, `* X6 n' \" l* @
! ^; {% B8 Q+ r7 Z- z  V
曾經有個同事，把肥死卡好（Freescale）挨打沒死六（i.MX6）下方的旁路（Bypass）電容，擺到 BGA 下方外面的區域去。/ T7 m' ]) }) m. x$ H# ]
+ ^8 O  @; {$ {) H
然後 SDRAM 讀寫就會出錯！7 F4 `  o& {9 K* i
7 C2 y1 Y5 K# @' S1 l% j
作者: huo_xing    时间: 2026-3-30 17:27
应该先问下目前的生产工艺能不能达到。
作者: Dcpc036141cec    时间: 2026-3-31 09:55
作者: yu3436    时间: 2026-3-31 10:14
你哪种想法估计是模组，然后模组还可能的继续加电容。
作者: Dcpc03691090f    时间: 2026-3-31 11:46
不能，管脚和走线之间需要滤波，完全靠cpu内部不可行。
作者: athena_lu    时间: 2026-4-1 15:38
理想很丰满。
作者: 6940    时间: 2026-4-1 17:01
工艺技术还没到这个地步。
作者: 超級狗    时间: 2026-4-2 07:36
本帖最后由 超級狗 于 2026-4-2 07:42 编辑 $ g4 W  G7 Y6 z) \' n- T/ |
6940 发表于 2026-4-1 17:01/ B. v! y) m9 y
工艺技术还没到这个地步。
; S& Q# \6 d9 ~
深溝電容（Deep Trench Capacitor）6 S- Y' V8 a7 l& L
在 DRAM 發展製程的過程中，電容建構在過往方式之一是向下挖深溝，稱為深溝電容（Deep Trench Capacitor）。電容存在於電晶體的水平面之下，算是地下室吧！這是積極爭取建築容積率的第一步。
9 t1 _( r. Z( k, m- Y( l; L
9 J$ ?: V7 n2 t+ o, Q; \: v1 @* l硅电容系列四：硅电容工艺 – 台积电DTC工艺 - 知乎
. D7 Y7 O6 t( g& T. K4 I4 P5 T; `) o. o7 J
, M1 G  l% ]1 D% l. K

e013061.pdf

1.83 MB, 下载次数: 1, 下载积分: 威望 -5

作者: huo_xing    时间: 2026-4-2 09:57
超級狗 发表于 2026-4-2 07:36
( B" }. R' |7 o+ y& C5 |; {深溝電容（Deep Trench Capacitor）. o! C- S" k* K! Q1 f
在 DRAM 發展製程的過程中，電容建構在過往方式之一是向下挖深溝， ...
6 l/ D. U0 _5 {
这玩意能做多大容量？目前cpu滤波基本是0.1uF，芯片内部能达到这个量级和数量吗？如果一定要做，需要付出的芯片尺寸代价是否合适？# e" L: g+ f7 q: X/ _9 a
作者: MYFUTURE    时间: 2026-4-2 15:04
封装内的空间也是很宝贵的
作者: henaiwen    时间: 2026-4-3 10:03
没问题，就看你价格出不出的起
作者: scc_yangy    时间: 2026-4-9 12:53
huo_xing 发表于 2026-4-2 09:57
; _( F! g" f0 p3 E# L9 k2 F这玩意能做多大容量？目前cpu滤波基本是0.1uF，芯片内部能达到这个量级和数量吗？如果一定要做，需要付出 ...
* T4 J* @6 k' F$ [
硅晶圆上能做的电容量确实很小。如果，能让每个电源脚放一个≥0.1uF电容，例如，在BGA芯片和PCB主板中间，放一个转接板，转接板内有滤波电容，很薄，而且代价不大。
' X+ R, P" _- t* ^& y" D6 ~6 q) E如果能实现，具有通用性吗，有人愿意用吗？
* |9 A% ~, A9 _& N% J5 y
作者: huo_xing    时间: 2026-4-9 13:13
scc_yangy 发表于 2026-4-9 12:53. J. x- Z% c0 {) d" ~
硅晶圆上能做的电容量确实很小。如果，能让每个电源脚放一个≥0.1uF电容，例如，在BGA芯片和PCB主板中间 ...

4 t; |& c9 A- S  A" b想法很好，有没有市场你可以去试试。说两个我看到的东西：1. 以前的台式机cpu是插座，可以在部分型号座子里看到电容。5 L5 L' ~3 K6 G! R1 J" Y6 i
2. 现在芯片其实也是一个pcb板，只是要求高。一般叫做封装基板，不少特殊应用的封装基板上能看到电容。' C0 A% q3 Z. `$ |) I8 r4 G
作者: scc_yangy    时间: 2026-4-9 14:52
huo_xing 发表于 2026-4-9 13:13  U6 e8 F; o& \. @; m
想法很好，有没有市场你可以去试试。说两个我看到的东西：1. 以前的台式机cpu是插座，可以在部分型号座子 ...

! F! r3 T9 ~% \# X0 u" i8 X* f  A$ s谢谢，其实大部分的封装基板上都有电容，只是数量多少的问题。我很好奇的是，为什么很多硬件工程师在设计的时候，都会放很多0.1uF电容，甚至芯片手册都没有要求放这些电容。
" C' \" l  V2 M# ~( Y4 M, O尤其是焊接上板的BGA芯片，例如FPGA和soc芯片，至于消费级CPU，那本身是用的夹具，对空间要求不高。
! q6 y2 N: Q+ C( {8 r所以如果一定要在PCB主板背面放电容的话，我想尝试把它翻上来，不知道有没有人感兴趣。
' ^% F8 f; g9 r4 i8 s
) _* l- O) ~) w% V0 B# `. o- c
作者: 超級狗    时间: 2026-4-10 09:04
本帖最后由 超級狗 于 2026-4-10 09:10 编辑 8 }5 q# \5 u6 y/ F% n+ V/ e* B* `
scc_yangy 发表于 2026-4-9 14:52. p4 Z; C" s2 O4 f* C4 v
谢谢，其实大部分的封装基板上都有电容，只是数量多少的问题。我很好奇的是，为什么很多硬件工程师在设计 ...

, u; n9 d3 q; A8 D, R你這想法，就是我提到當年的同事，在肥死卡好（Freescale）挨打沒死八（i.MX8）上的例子。他就是想拚單面擺件電路佈局，結果就翻車了。! t5 @# ^( M6 L8 Y4 i

$ p  T4 ~$ p& g9 \: G9 \這個想法取決於，你的 BGA 器件有沒有高速訊號、有沒有高精度 ADC...這類的功能。對於這些敏感電路，旁路電容（Bypass Capacitor）必須儘可能靠近，以免發生意外。
' {5 G) x  e* F. F
# a* R0 \3 R$ S% s! K0 O% @不過芯片都這麼大顆了，很難只工作在低速模式就是。
: L, j* w. u1 C0 W3 t7 u) m  D  O1 d" R3 e: ^

2 w, Q/ \& _: k, z8 X, [
" V" q' g. I5 e% B% u
' e) L6 P1 N9 M
5 g. g: \- M; X7 f5 R* g  q1 D% v6 x6 F5 Z. `6 r+ I
6 k! a) ]% I2 ?& N4 {1 G
作者: 超級狗    时间: 2026-4-10 09:37
本帖最后由 超級狗 于 2026-4-10 09:47 编辑 7 |$ M. C9 H8 Q- v. T
scc_yangy 发表于 2026-4-9 14:52
" ^; E3 m+ }& |6 g( i谢谢，其实大部分的封装基板上都有电容，只是数量多少的问题。我很好奇的是，为什么很多硬件工程师在设计 ...

8 C9 e% u1 J1 ^& r# X5 Y你用哪顆辣雞 SoC 我不知道，應該是您沒仔細看；但 FPGA 的 PCB Layout Guide 一定會寫。
0 |+ Y$ c9 b- x5 _3 e0 J
6 Z! t+ {( W# |7 nComponent Placement (Ask a Question)
1 A( U, x* u: C3 B& b6 g3 H" ^, VComponent placement for capacitors for VDD plane are as follows: 6 a- v/ }3 s& H8 p. \
A sample placement of capacitors is shown in the following figure.
- J, t' h; i: o
% e' R" d2 l! B. ~8 U
% a) d( B$ W5 {% m2 W! |3 k3 i7 H3 o$ {7 h2 j9 T4 a+ K5 r; X

Microchip RTG4 FPGA Bypass Capacitor Placement.jpg (35.47 KB, 下载次数: 0)

Microchip RTG4 FPGA Bypass Capacitor Placement.jpg

rtg4_fpga_board_design_guidelines_ac439_v14.pdf

2.25 MB, 下载次数: 2, 下载积分: 威望 -5

作者: scc_yangy    时间: 2026-4-10 16:16
超級狗 发表于 2026-4-10 09:04
8 j/ ~+ b& ~7 c你這想法，就是我提到當年的同事，在肥死卡好（Freescale）挨打沒死八（i.MX8）上的例子。他就是想拚單面 ...
1 @6 O6 F. V; x! d9 s* p# }
谢谢，那他当时为什么想要拼单面布局呢？说明一直都有人想干掉PCB背面的电容  o4 o- r- w" M. w% k; ^; n2 c
作者: huo_xing    时间: 2026-4-10 16:20
超級狗 发表于 2026-4-10 09:37# n: |2 J# Y9 {+ M/ d
你用哪顆辣雞 SoC 我不知道，應該是您沒仔細看；但 FPGA 的 PCB Layout Guide 一定會寫。
$ n; D6 G+ I" N" N, J
7 c8 X1 P7 K9 F% b5 c* [5 j0 }Component P ...

0 j5 i- I; P4 P8 N他的意思是把cpu做成一个模块（集成滤波电容），单独拿来卖，减少硬件的活。这种就是典型的拍脑袋。先不说空间问题，单说现在的高速连接器价格就不是一般公司能承受的。
) }! E, G. g* ~# i8 Z
作者: 超級狗    时间: 2026-4-10 17:17
本帖最后由 超級狗 于 2026-4-14 13:35 编辑 + Q% b: M4 `7 \" l" O: w/ H
scc_yangy 发表于 2026-4-10 16:166 A8 z6 K+ \4 k% N+ t
谢谢，那他当时为什么想要拼单面布局呢？说明一直都有人想干掉PCB背面的电容
5 r2 S. X3 V6 A4 L
老闆和公司都是省到沒天良那種，成功了你就是英雄，但也不會把省下來的錢分給你；如果失敗了，就會認為你是個專門惡搞的爛貨。
+ y" \: t  `; N* I/ `- u+ P5 n9 ?, N: E( D8 \
他因此被罵了一個星期！5 s+ R5 W3 t; W+ _# @; S. _3 s
) E) _1 \4 O" I
老闆想起來就罵一下，連週會開到一半，突然也來罵一下。
# t& K) |1 \. k7 @5 X, N( `5 O0 d. c- L) U' U! F; A0 H( h
; H) a$ M+ x" K; N  J. j

+ T/ k6 |  q3 p" R. K: R* G命是你自己的，我是不會阻止的。
3 e: F$ G9 y$ Q$ M
) Q7 l  L3 r, R* q+ Z4 Z作死之後記得發個訊息，讓大家警惕一下，就算是做功德吧！0 [0 b* O* n8 f8 P: L& G
6 I  \8 h# S" r
+ `6 [# ^4 ^, A- y( ~
作者: leipei    时间: 2026-4-11 16:23
只要我拉线工方便，其它的管他去S



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2