EDA365电子论坛网
标题: ZYNQ上下电测试过程中有时上电INIT持续为高电平原因 [打印本页]
作者: 电子天 时间: 2025-9-10 11:14
标题: ZYNQ上下电测试过程中有时上电INIT持续为高电平原因
系统无法正常启动时，ZYNQ的INIT会持续为高电平，FLASH的CS侧也会有信号如下图，蓝色为INIT信号，黄色为FLASH的CS信号，系统一直重启报错，此时手动拉低INIT，系统启动：
0 Q) [) e5 v7 |% ~4 Z/ B& J, d
请教：
从芯片手册中看，上电完成INIT为何持续为高电平；
0 o* U3 H0 Q8 Y+ b# w. `8 X
作者: 电子天 时间: 2025-9-10 11:15
测试：
& Z) {5 c( b( M& m3 y1、测试电源时序OK，使用上一级电源PG信号开启下一级电源；' e! J: s( E+ r/ G
2、测试ZYNQ读取FLASH时3.3V已经输出；0 R8 Q& |( G% |1 [; E" {" g
作者: 电子天 时间: 2025-9-10 11:16
. O7 }5 v5 \- U: {4 O系统启动时INIT和FLASH的CS引脚图片，蓝色为INIT，黄色为CS；0 }; [/ \8 D- @% Y6 N% Z! c( j
作者: solo13 时间: 2025-9-10 11:32
' K( z' k) \8 b1 \
你只测了flash的cs，其他flash信号以及时序是否测了ok？
' C( j* E, l- U/ t0 I1 s
作者: myiccdream 时间: 2025-9-10 17:25
INIT B 在加载完PL，不是就应该为高？ 为低才是有CRC错误的。难道我记错了？ 6 u' \! |+ ?2 M% R1 @
然后Flash的那些信号，是因为你配置了 从SPI启动以后，只要ZYNQ 上电完成后，她就自动去读SPI里面的内容。这个在ZYNQ的启动模式里面有说法的。你这2个图看不出来什么问题。
$ T- P7 c* {& M7 e, I: U( h==========0 W) k/ ]& D9 e) y; e2 o
下面是给你的建议7 K* j# F% U! \$ \
1、很多demo给ZYNQ是33.33M的系统钟，如果硬件改成50M ，然后软件不改，是会启动错误的( a! y$ k* M P
2、DDR如果配置不对，也是很错误的，如果贵司是第一次设计ZYNQ 。 那么你们软件应该用ZYNQ的内部OCM内存去做一个DDR测试
4 Q2 Q# G- G) t" ]& \3、新手 不要使用 大于128M 的SPI FLASH ，这有个坑
作者: Dcpc093016a4c 时间: 2025-9-12 11:16
时钟频率降低一些
作者: huo_xing 时间: 2025-9-12 12:15
int信号；硬件怎么接的？是否需要外部上下拉，有些芯片内部的驱动很弱。空载测量没问题，带负载就凉凉
| 欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) |
Powered by Discuz! X3.2 |