EDA365电子论坛网
标题:
28G serdes信号如何仿真？
[打印本页]
作者:
yyao
时间:
2025-9-1 17:03
标题:
28G serdes信号如何仿真？
主板上有个FPGA芯片，有几组Serdes信号，连到板边的QSFP28连接器上。这个连接器是表贴的。
. A9 R' v+ x* p) J e5 y- T
3 H& F) c# ^& [+ G3 G
4 r" F2 G/ l- R& x5 W K
板子贴装好以后，信号比较差，误码率较高，想请教下：
3 p- }/ z. ]2 C& t2 V" k
1、是否需要整条链路做一个仿真？
" |) W6 k6 z* ^ a
2、还是单独对QSFP28连接器PAD，以及FPGA BGA部分单独仿真就可以？
5 w* Z U- v4 C7 m5 G; t; N/ b
3、对于QSFP28连接器PAD，如何设置端口？
7 A) z8 G0 k. L; q* ]
请大神不吝指教，谢谢。
& b( ~8 a7 v3 b$ @: f2 y( ^
) ?9 X7 j6 o/ G0 d, w' v
作者:
wangmengsu915
时间:
2025-9-5 07:46
Chip-to-Module 有802.3协议规范要求的，排查：（1）插损是否超标（~7.3dB以内）；（2）链路阻抗不连续点（bga via, QSFP28 连接处）是否仿真优化？（3）FPGA发送端预加重参数是否设置； 基本上不需要全链路仿真的
作者:
Dcpc091642822
时间:
2025-9-16 10:47
Q28信号都比较差，看下是不是FPGA发端眼图太烂了哦，高速线一般在突变处仿真即可，过孔和焊盘处尤其注意，有Q28的HCB你可以看下你的发端电眼扎样，发端没问题的画，就考虑收端了
作者:
kingweison
时间:
2025-12-16 08:54
:):)
欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)
Powered by Discuz! X3.2
:):)