EDA365电子论坛网

标题: 关于压降仿真的问题 [打印本页]
作者: 下课逮个鱼    时间: 2025-6-23 19:03
标题: 关于压降仿真的问题
请问大家在power dc中对有反馈的VRM进行压降仿真时，是先正常设置VRM和sink，然后如果仿真超标之后在sense pin这里再加端口进行补偿吗，还是直接再电感后加端口进行仿真
% r5 g/ M! D- Y  q1 l

111.png (40.56 KB, 下载次数: 155)

111.png
作者: maidoujsjs    时间: 2025-6-24 15:45
1.先设置sense再仿
作者: maidoujsjs    时间: 2025-6-24 15:46
maidoujsjs 发表于 2025-6-24 15:454 j& x9 P9 J  m6 |5 ^7 P% G
1.先设置sense再仿

0 t+ C) U! n+ @6 k3 @2.sense点取决于PCB上，电源网络的物理连接位置% _5 w  z/ n+ A4 E8 V- ^& r, H1 [
作者: 下课逮个鱼    时间: 2025-6-24 19:07
maidoujsjs 发表于 2025-6-24 15:469 |& \  l2 a5 C1 E' a( _6 z
2.sense点取决于PCB上，电源网络的物理连接位置

; V( K" X/ y% D8 l0 j8 z) G那请问在仿真PDN阻抗的时候，1.对于开路阻抗需要选择电感前的网络吗，还是直接选择电感后的网络。2.仿真短路PDN阻抗时，直接再反馈处设置VRM仿真就可以吗。7 X1 r9 \7 o. F( l
作者: maidoujsjs    时间: 2025-6-25 08:45
下课逮个鱼 发表于 2025-6-24 19:07
7 ?, Q$ P2 [! w2 W! s那请问在仿真PDN阻抗的时候，1.对于开路阻抗需要选择电感前的网络吗，还是直接选择电感后的网络。2.仿真 ...

' S7 N+ ^. \$ |  [1.PDN阻抗主要评估的是去耦效果，通常选电感后面。2.PDN短路阻抗，没理解这么操作的理由
3 ]3 s8 A3 ]1 J9 q0 X3 p
作者: 下课逮个鱼    时间: 2025-6-25 15:47
maidoujsjs 发表于 2025-6-25 08:456 P( j( D3 f) V! |. Z
1.PDN阻抗主要评估的是去耦效果，通常选电感后面。2.PDN短路阻抗，没理解这么操作的理由
  L7 z- d- Y5 T) f7 @& V0 U
短路阻抗不是要将VRM端短路之后仿真才能得到短路时的PDN阻抗吗，对于有反馈的VRM是不是在反馈处设置短路，而不是在VRM的引脚处设置短路然后仿真。
作者: maidoujsjs    时间: 2025-6-26 09:27
下课逮个鱼 发表于 2025-6-25 15:479 x* e2 D1 Z$ L
短路阻抗不是要将VRM端短路之后仿真才能得到短路时的PDN阻抗吗，对于有反馈的VRM是不是在反馈处设置短路 ...
- e8 H5 X- t2 \, F
没仿过短路阻抗，通常只是把端口阻抗改为0.1Ohm
4 }" L7 H( Y9 q, ~) U* m
作者: 下课逮个鱼    时间: 2025-6-26 18:41
maidoujsjs 发表于 2025-6-26 09:27
$ V+ l! Y# E* N没仿过短路阻抗，通常只是把端口阻抗改为0.1Ohm

5 K% }, y8 v/ [7 ]$ V  \$ Z好的，谢谢. T1 s1 j/ {# H  I, V4 G" x& D
作者: Dc2025070370a    时间: 2025-7-4 11:05
短路阻抗一般是把端口阻抗改成小电阻(如0.1Ω或者1mΩ)。开路阻抗与短路阻抗的不同主要体现在低频特性上,开路阻抗在低频段趋于无穷大,而短路阻抗则收敛于恒定值。由于VRM和BULK电容并联后输出阻抗在低频段呈现短路特性,因此在工程上短路阻抗分析应用得更普遍一些。



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2