EDA365电子论坛网

标题: 关于压降仿真的问题 [打印本页]
作者: 下课逮个鱼    时间: 2025-6-23 19:03
标题: 关于压降仿真的问题
请问大家在power dc中对有反馈的VRM进行压降仿真时，是先正常设置VRM和sink，然后如果仿真超标之后在sense pin这里再加端口进行补偿吗，还是直接再电感后加端口进行仿真& b7 ^# L% i, h

111.png (40.56 KB, 下载次数: 155)

111.png
作者: maidoujsjs    时间: 2025-6-24 15:45
1.先设置sense再仿
作者: maidoujsjs    时间: 2025-6-24 15:46
maidoujsjs 发表于 2025-6-24 15:45
- S9 t5 Q6 e$ x! e1 R1.先设置sense再仿
- U% l* i, ]# t8 T, M
2.sense点取决于PCB上，电源网络的物理连接位置& Q% l0 C  v$ b9 V
作者: 下课逮个鱼    时间: 2025-6-24 19:07
maidoujsjs 发表于 2025-6-24 15:46
3 o6 E" t) e5 I* [8 G* r* u) W2.sense点取决于PCB上，电源网络的物理连接位置

) m/ {# N$ G9 W3 O  [那请问在仿真PDN阻抗的时候，1.对于开路阻抗需要选择电感前的网络吗，还是直接选择电感后的网络。2.仿真短路PDN阻抗时，直接再反馈处设置VRM仿真就可以吗。! s  b4 Z7 g# v# V+ R6 R
作者: maidoujsjs    时间: 2025-6-25 08:45
下课逮个鱼 发表于 2025-6-24 19:07
' f1 z/ {& N/ d; k0 v5 W那请问在仿真PDN阻抗的时候，1.对于开路阻抗需要选择电感前的网络吗，还是直接选择电感后的网络。2.仿真 ...
7 L# n4 A0 g8 {* w* E
1.PDN阻抗主要评估的是去耦效果，通常选电感后面。2.PDN短路阻抗，没理解这么操作的理由
0 d0 M3 y4 h8 O, V
作者: 下课逮个鱼    时间: 2025-6-25 15:47
maidoujsjs 发表于 2025-6-25 08:45! @* O% U; D0 }/ a
1.PDN阻抗主要评估的是去耦效果，通常选电感后面。2.PDN短路阻抗，没理解这么操作的理由

+ Z: z* Q! |4 {+ [2 F5 S' }短路阻抗不是要将VRM端短路之后仿真才能得到短路时的PDN阻抗吗，对于有反馈的VRM是不是在反馈处设置短路，而不是在VRM的引脚处设置短路然后仿真。
作者: maidoujsjs    时间: 2025-6-26 09:27
下课逮个鱼 发表于 2025-6-25 15:472 P# T2 E# k/ y2 Y5 p7 |7 @) V
短路阻抗不是要将VRM端短路之后仿真才能得到短路时的PDN阻抗吗，对于有反馈的VRM是不是在反馈处设置短路 ...
( ]7 B! G4 L# m& B
没仿过短路阻抗，通常只是把端口阻抗改为0.1Ohm
% X9 a- Q, I; ^9 A/ [
作者: 下课逮个鱼    时间: 2025-6-26 18:41
maidoujsjs 发表于 2025-6-26 09:27' O& s6 G3 X* K' p
没仿过短路阻抗，通常只是把端口阻抗改为0.1Ohm

+ G) I. m" R* e6 \6 A& \' b好的，谢谢
+ [; w$ `) [: ]" }
作者: Dc2025070370a    时间: 2025-7-4 11:05
短路阻抗一般是把端口阻抗改成小电阻(如0.1Ω或者1mΩ)。开路阻抗与短路阻抗的不同主要体现在低频特性上,开路阻抗在低频段趋于无穷大,而短路阻抗则收敛于恒定值。由于VRM和BULK电容并联后输出阻抗在低频段呈现短路特性,因此在工程上短路阻抗分析应用得更普遍一些。



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2