EDA365电子论坛网

标题: buck电路SW脚过冲怎么解决？ [打印本页]

作者: way 时间: 2025-5-18 15:51
标题: buck电路SW脚过冲怎么解决？
示波器测量SW脚时过冲与预冲都有，求怎么解决？看了些资料说SW脚加RC缓启动电路，这个RC值怎么取？

9.png (29.99 KB, 下载次数: 9)

作者: Vegeta 时间: 2025-5-19 10:13
在SW脚与地之间并联RC电路（例如：10Ω + 1nF），通过阻尼振荡抑制尖峰。调整参数方法：示波器观察波形，逐步增大电容（100pF至10nF）和电阻（1Ω至100Ω），直至尖峰最小化。
回复来自网络

作者: 超級狗 时间: 2025-5-19 10:56
騾母（ROHM）半導體 - Snubber Circuit for Buck Converter IC

RC Snubber Circuit.jpg (16.14 KB, 下载次数: 10)

495.85 KB, 下载次数: 11, 下载积分: 威望 -5

作者: 超級狗 时间: 2025-5-19 11:03
踢哀（TI）- Design considerations for a resistive feedback divider in a DC/DC converter

Feedforward Capacitor.jpg (27.22 KB, 下载次数: 10)

393.33 KB, 下载次数: 3, 下载积分: 威望 -5

作者: solo13 时间: 2025-5-19 17:03
好奇你怎么判定过冲的？

作者: Dc2024101522a 时间: 2025-5-20 14:34
这个需要解决吗，先看SW处的上下冲满不满足芯片要求，满足要求就不用改，不满足要求再考虑加RC吸收电路，这个对DCDC的效率有很大影响，因为充放电都需要过R

作者: kingweison 时间: 2025-5-21 14:08

:):)

作者: 深圳龙岗小薛 时间: 2025-5-22 15:02

Dc2024101522a 发表于 2025-5-20 14:342 s- C2 j9 x4 s
这个需要解决吗，先看SW处的上下冲满不满足芯片要求，满足要求就不用改，不满足要求再考虑加RC吸收电路，这 ...

这话没毛病

作者: huo_xing 时间: 2025-5-22 16:39

Vegeta 发表于 2025-5-19 10:13, L& V2 n' ^; c6 M# A8 h
在SW脚与地之间并联RC电路（例如：10Ω + 1nF），通过阻尼振荡抑制尖峰。调整参数方法：示波器观察波形，逐 ...

这是个馊主意。rc对效率影响太大了。
通过反馈回路调整sw波形才是正经。也就是所谓的type 2A/2B/3A/3B反馈环。高级点的芯片都有这个引脚，一般是在内部反馈运放引脚。
当然，楼主这个芯片没有这个功能。只能在FB引脚上想办法，但是效果不会很明显。

1.62 MB, 下载次数: 8, 下载积分: 威望 -5

作者: huo_xing 时间: 2025-5-22 16:46

huo_xing 发表于 2025-5-22 16:39
) ~) w% y" a' n6 L% P Q+ _3 x+ v这是个馊主意。rc对效率影响太大了。( t* t9 g% q; U6 G
通过反馈回路调整sw波形才是正经。也就是所谓的type 2A/2B/3A/3B反 ...

调整FB电阻和电容效果不好，然后实在想解决，那么只有调整电路功率参数了，比如试试纹波系数（决定电感大小主要参数），输出电压纹波（对应输出电容）。

作者: jokid 时间: 2025-5-23 13:51
还是要调整，器件的SW管脚电压有最大值和最小值，如果上下冲超过范围，长期使用寿命会降低

作者: kingweison 时间: 2025-6-2 09:07

:):)

作者: wwa2024 时间: 2025-6-11 15:23
加RC吸峰电路

作者: succeed 时间: 2025-6-14 21:55
进来学习学习

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)