EDA365电子论坛网

标题: 求教，单IO怎么实现多路不同状态输出，要求实时性高，低延迟。 [打印本页]
作者: Scisci    时间: 2025-1-14 09:30
标题: 求教，单IO怎么实现多路不同状态输出，要求实时性高，低延迟。
如题，单IO怎么实现多路不同状态输出，要求实时性高，低延迟。真值表如附件，要求单IO输入时，分出两个控制口，一个为高，另一个同时为低，且没有输入时（即高阻时），要求输出状态稳定（同时为高，或同时为低），想请教下有什么简单的方法实现，器件最少，，小弟脑袋瓜转不过来了，求指点迷津，讨论指导。
( {, r0 W  _! a3 R. T) \$ ^

真值表.png (10.91 KB, 下载次数: 13)

真值表

真值表
作者: huo_xing    时间: 2025-1-14 09:35
本帖最后由 huo_xing 于 2025-1-14 09:36 编辑 3 W$ u5 |( l, P6 V; z+ ~
; r7 m; j7 ?+ V" G" k. p, A) T+ a
IO给个初始状态，比如上拉或下拉。一路直接到A，另外一路通过反相器到B如果对A和B信号延时有要求，可以在A链路上加个缓冲器6 |  w  k2 [3 M9 g$ j, L
作者: Scisci    时间: 2025-1-14 09:40
对了，要求电路待机时，输出只能同时为高或者同时为低
作者: Scisci    时间: 2025-1-14 09:43
huo_xing 发表于 2025-1-14 09:355 ~7 c& o, @; X( f* j+ T+ o
IO给个初始状态，比如上拉或下拉。一路直接到A，另外一路通过反相器到B如果对A和B信号延时有要求，可以在A ...
/ d3 N2 a1 n+ ^; h5 ~/ r4 @; [
对了，要求电路待机时，输出只能同时为高或者同时为低，可以理解为待机时，IO口不能有电平得高阻（这个一般单片机可以实现），且待机双路的输出状态得一致（同时高或者低），大佬看看？
- ~. A% [$ l4 h% a. j; p* c. x0 u1 ]/ n* C2 k9 @
作者: huo_xing    时间: 2025-1-14 09:49
Scisci 发表于 2025-1-14 09:43
9 j7 V% k+ R7 h4 T6 P( ^0 L6 z" t% X对了，要求电路待机时，输出只能同时为高或者同时为低，可以理解为待机时，IO口不能有电平得高阻（这个一 ...

  X& ^* D5 Z6 ~: s3 M3 I, `对啊。不是说要给初始状态吗？
* F# m5 c& j. a1 k- D1 |! h比如IO下拉，那么单片机io就算高阻了，外面还有电阻指定状态呢: K; E" ]5 P8 H9 T1 X$ K
作者: Scisci    时间: 2025-1-14 09:56
huo_xing 发表于 2025-1-14 09:49
( ]) q/ H/ Z) R. e9 R5 c5 g$ p对啊。不是说要给初始状态吗？
  |7 Z' z$ s3 [. L% I比如IO下拉，那么单片机io就算高阻了，外面还有电阻指定状态呢

& }( B, K) B. R$ \1 A9 T% X小弟试了下，貌似默认状态时输出是两个状态，貌似不行，你看我画的对不对
0 x/ \# b, N  x, [2 Y: d/ r

反向器.png (227.47 KB, 下载次数: 14)

反向器类

反向器类
作者: huo_xing    时间: 2025-1-14 10:03
Scisci 发表于 2025-1-14 09:560 c6 ?; e/ G' m4 b
小弟试了下，貌似默认状态时输出是两个状态，貌似不行，你看我画的对不对
4 Q5 Z! Y; F# j$ f; B. h
那理解错了不能这么搞。9 R9 a& P; e7 ]: M
换个思路，把输出A,B电源受控。休眠时电源关闭，通过下拉到地确认状态。2 X* B9 ~5 i8 M" `! P4 H
作者: Scisci    时间: 2025-1-14 10:20
huo_xing 发表于 2025-1-14 10:03
( d" z6 \+ _3 a! |5 c: Q1 g那理解错了不能这么搞。
$ f: S; ~; z3 Z  [5 d6 T) f换个思路，把输出A,B电源受控。休眠时电源关闭，通过下拉到地确认状态。

( \) Z0 l7 {0 }! Z) H) }3 n- ?这边电路是正常工作的，不休眠；另外提议的电源受控是不是又要一路IO控制了？那就失去意义了；亦或者是某个输出（A或B）同时控制某一路的电源？没想通
作者: huo_xing    时间: 2025-1-14 10:30
Scisci 发表于 2025-1-14 10:204 F5 ^8 \* U8 u; s' s
这边电路是正常工作的，不休眠；另外提议的电源受控是不是又要一路IO控制了？那就失去意义了；亦或者是某 ...

: C( _8 D! q) Z啥都想要。想想在理论上可行吗？
作者: 超級狗    时间: 2025-1-14 11:15
huo_xing 发表于 2025-1-14 10:03
, _. N, E1 J0 [1 v4 K7 u0 r  l那理解错了不能这么搞。
0 L8 T/ m, `0 t4 U# A9 v2 \; ~1 W换个思路，把输出A,B电源受控。休眠时电源关闭，通过下拉到地确认状态。
" m3 u' e$ Q7 J+ X' n% _$ r# H, s
小弟有個想法，利用視窗比較器（Windows Comparator）辨別高阻抗（Hi-Z）。
+ M/ r9 v; A7 ?* Q4 F2 q' }/ z: S5 _# N- B, W# n/ l+ [
0 b. l0 x/ K$ b3 j6 n7 D
後面可以用多工器（Multiplexer）或邏輯閘（Logic Gate）搞出樓主要的結果。
, ?: G2 B& u) X1 A$ f) \$ r# X! U, H3 a% ~* `5 L
蠢主意僅供參考！
+ Z3 J  o# @, p/ B  a( y9 V3 Z) X
/ ]* I8 Z) @; {  D2 e" n7 x) G, e* ^- i: }) I, Q

- C( y" r8 ~( t. Z6 R, B

Window Comparator.jpg (19.21 KB, 下载次数: 7)

Window Comparator.jpg

Window Comparator Transfer Function.jpg (40.29 KB, 下载次数: 11)

Window Comparator Transfer Function.jpg

tidub01.pdf

1.47 MB, 下载次数: 0, 下载积分: 威望 -5

作者: huo_xing    时间: 2025-1-14 11:27
超級狗 发表于 2025-1-14 11:15) ~4 \+ {. ~7 {+ q/ c
小弟有個想法，利用視窗比較器（Windows Comparator）辨別高阻抗（Hi-Z）。

) y5 t- m* j. Y9 w! v5 G1 v方案理论可行，这个图上两路比较器输出线与了，不能输出高电平。需要重新设计。这种情况和我上次遇到的找模拟隔离器差不多，问题是成本能不能搞下来。
/ D, ~' b' l" R% ~7 ]  |* M4 F工作上有时候面对无理需求，不能太软弱。" W+ D, l- a8 Q
8 j% ^2 G+ p' w- W1 T& p& d- E! {5 @
作者: huo_xing    时间: 2025-1-14 11:41
huo_xing 发表于 2025-1-14 11:274 S# j" k( T) [% b; N  D+ j
方案理论可行，这个图上两路比较器输出线与了，不能输出高电平。需要重新设计。这种情况和我上次遇到的找 ...

  |+ `; p. C5 h% J2 l不是比较器选择问题。是这个电路设计上不能输出高电平。4 w+ ^9 N( m; B# Z4 |9 J
正常工作，无论Vin输入是高还是低，两路比较器中总有一个输出低的。线与后输出都是低。不能输出高电平。
' P% q. C: k# `4 r$ |7 Z8 z
作者: aarom    时间: 2025-1-14 11:57
提示: 作者被禁止或删除 内容自动屏蔽
作者: 梦家好    时间: 2025-1-14 13:20
本帖最后由 梦家好 于 2025-1-15 11:41 编辑 ) i7 l! x. U# i

, w- u7 [6 B8 c4 z# H传个图片，我都不会，好土，这个图片应该能够说明吧，时延得看你的速度具体是多少，可以选用不同的

NPN_PNP.png (47.34 KB, 下载次数: 11)

NPN_PNP.png
作者: huo_xing    时间: 2025-1-14 14:02
设计思路：
2 |- z3 |+ H3 [5 h: w) E1. io输出通过2个比较器确认输入状态。两个比较器有三种状态：11和00是正常模式，10是高阻模式。+ P# f, d/ t4 x" o
2. 11和00模式控制反相器和缓冲器输入。10控制反相器和缓冲器oe。
作者: Scisci    时间: 2025-1-14 14:03
大佬们一定有要时间了再点拨，小弟不着急
作者: aarom    时间: 2025-1-14 15:10
提示: 作者被禁止或删除 内容自动屏蔽
作者: huo_xing    时间: 2025-1-14 16:09
Scisci 发表于 2025-1-14 14:03
# ?7 \+ L0 [+ N+ Z大佬们一定有要时间了再点拨，小弟不着急

4 Z& V) m( z7 ]( P4 B高阻状态识别电路

3.png (40.65 KB, 下载次数: 16)

3.png
作者: aarom    时间: 2025-1-15 07:41
提示: 作者被禁止或删除 内容自动屏蔽
作者: huo_xing    时间: 2025-1-15 10:13
aarom 发表于 2025-1-15 07:41
! V2 z4 L  ]& |# m- S% Y7 ?4 ^便宜!

& g5 U. W- w- p" a! l高阻态怎么办？* L. F. @7 K  v+ D9 U
作者: 梦家好    时间: 2025-1-15 11:43
梦家好 发表于 2025-1-14 13:20' r* H6 c  q; B8 l! P" f# [
传个图片，我都不会，好土，这个图片应该能够说明吧，时延得看你的速度具体是多少，可以选用不同的
( Y$ U" M8 \; d$ @
A和B的位置弄反了  w! _9 r; T  G0 Y% n  N0 H
作者: huo_xing    时间: 2025-1-15 13:28
梦家好 发表于 2025-1-15 11:43' W4 x* h. i: s0 I/ w
A和B的位置弄反了

3 F* o( n3 d; L; L不是A，B位置反了的问题。/ ~% j3 ?, p! M) O" z( q
PNP用法有问题，要是驱动信号电平3.3V，be的压降最小是1.7V。怎么关闭管子) i+ j7 W$ A2 k2 |
作者: aarom    时间: 2025-1-15 17:38
提示: 作者被禁止或删除 内容自动屏蔽
作者: 梦家好    时间: 2025-1-16 09:46
huo_xing 发表于 2025-1-15 13:28
% P+ V! {$ t& U3 m/ P. ~( j) F9 N不是A，B位置反了的问题。. w3 Z4 U6 w0 m- j. Z
PNP用法有问题，要是驱动信号电平3.3V，be的压降最小是1.7V。怎么关闭管子

1 s! P% g4 M% T6 P9 ?你看这样行不行，把上拉电压更成3.3V是不是就可以了& Y& F  e9 Y6 n8 [4 r
作者: 梦家好    时间: 2025-1-16 09:49
梦家好 发表于 2025-1-16 09:46
4 r3 f2 X2 X; z' Q你看这样行不行，把上拉电压更成3.3V是不是就可以了
8 |3 {1 Z2 O4 d6 s% p% Z: o9 Z
个人觉得，这就是MCU内部结构CMOS电路的工作方式，
( ]# @* h" S+ ]$ W) J5 e
作者: huo_xing    时间: 2025-1-16 10:21
梦家好 发表于 2025-1-16 09:46  j# k* e2 k' Q: ?; T1 D, E
你看这样行不行，把上拉电压更成3.3V是不是就可以了

5 ~( h# Q3 [$ F  w只能说能用。但是出问题概率很大。5 }  s4 C! p. R8 _4 p8 r/ N
器件常规用法：npn和nmos正常使用连低端。pnp和pmos正常使用接高端。如果不这样需要考虑专用驱动% d. h( |6 }; I5 z  i% c7 E$ m
你图纸中pnp接了gnd。那么e级会被b级二极管钳位，当b为0V时，e是0.7V。这个电平能不能正常识别为低？并且一般ic输出低电平不一定是0V，0.2~0.3V很正常。这种情况怎么解决？. d1 h% U& `! P2 f* R9 n4 t4 g3 j
随着b电压升高，管子会导通，e级电流开始出现。但是e级不是接VCC，有电阻。这个电阻的压降会让e级电压降低，会不会影响后面电路检测高电平？
1 P7 v1 w8 S+ j0 j# s  i
作者: 梦家好    时间: 2025-1-16 10:56
Scisci 发表于 2025-1-14 14:03% |0 T; b5 ^, f5 I. D
大佬们一定有要时间了再点拨，小弟不着急

$ F9 q6 T# A4 u% s做题目啊，指教啥，
6 Z& K, e, J( U9 D: a: x* a, j9 L# K3 J
作者: aarom    时间: 2025-1-16 15:09
提示: 作者被禁止或删除 内容自动屏蔽
作者: huo_xing    时间: 2025-1-16 15:24
aarom 发表于 2025-1-16 15:09
" h+ A9 e: j; Z問題的重點, 在高阻抗的形狀, 變成 A,B 循環的0,1,
4 }6 z" H3 {/ T& [我不知是否題出錯了, 或說明不清.

# t$ H2 a1 |2 v- o6 e脑子不好就少说话。我回的是你吗？
作者: 梦家好    时间: 2025-1-18 14:41
:)，深入学，一切皆有可能
作者: 再见海贼王    时间: 2025-1-18 15:54
凑个热闹，不知道这样行不行

Capture.PNG (47.21 KB, 下载次数: 12)

Capture.PNG
作者: 再见海贼王    时间: 2025-1-20 08:39
再见海贼王 发表于 2025-1-18 15:54  P9 |! p' _  {  q
凑个热闹，不知道这样行不行
1 A. e& V+ \% z/ \: p; X9 k
狗斑竹，我是被哪颗子弹击中了，阵亡的迷迷糊糊
, L- R  e8 X" C% f$ o开个玩笑；我是画草图是样想的：IN输入1时  B输出1，A输出0   ! D" N$ E8 `3 s7 _+ q* ^) x
                                                IN输入0时  B输出0，A输出1
( g# V7 Q. x4 P3 v/ p2 a1 V" m# W                                                IN为HZ时，B为0，右侧MOS通过分压导通A输出0
- o1 t- F% f9 G" b; K不知道是不是哪里还没考虑到
; c& |( o/ }+ t* h4 I



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2