EDA365电子论坛网

标题: PDN 阻抗仿真怎么理解及阻抗不过是什么造成的？ [打印本页]

作者: jinputou 时间: 2024-11-25 19:24
标题: PDN 阻抗仿真怎么理解及阻抗不过是什么造成的？
PDN 阻抗仿真怎么理解？如下图PDN阻抗仿真结果是什么问题 10MHZ不过，但30Mhz的阻抗又过了。

作者: Sleep_xz 时间: 2024-11-26 18:35
看不见图，请重新上传

作者: qawsedfffrr 时间: 2024-11-27 09:20
低频段超标就加稍微大一些容值的电容

作者: qawsedfffrr 时间: 2024-11-27 09:26
PDN简单理解就是，芯片在某一个瞬间在一定的时间内他需求多大的电流，而你这个电源系统能不能够及时的提供足够多的电流给芯片，如果无法在一定时间内满足芯片需求那么就会导致电压跌落，直到电源系统提供的电流满足芯片，如此反复就会导致电压时高时低这就是电源噪声。PDN是在频域里面看时域看不到的问题，低频段阻抗过大反映在时域上就是电压在很长时间段内电压跌落比较多，如果高频段阻抗过大在时域上看到就是很多毛刺尖峰。

作者: qawsedfffrr 时间: 2024-11-27 09:29
PDN包含 VRM+平板电容+板级电容+封装基板平板电容+封装基板电容+DIE 电容

作者: 青藤门下一走狗 时间: 2024-11-27 14:02
6666

作者: cwchina2023 时间: 2025-2-20 11:10
66666666

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)