EDA365电子论坛网

标题: 关于allegro16.5 BUS仿真 [打印本页]
作者: cousins    时间: 2012-9-6 19:42
标题: 关于allegro16.5 BUS仿真
我用的是crack的版本，仿bus可以正常输出波形，但是生成的report里没有timing的数据，只有一些logic level以及noise margin的讯息.7 b! r% c( r% J: h
想请问下用过crack的是否也有我这种现象，还是说我的设置有问题。
. E% Y4 y0 C: O, GDDR的Model是Micron的MT41J256M16HA; S4 v0 L: v  v, b$ U/ I
DDR controller的Model由于NDS的关系不方便提供



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2