EDA365电子论坛网

标题: 基板工艺SOP和OSP问题 [打印本页]
作者: 17794208985    时间: 2024-7-22 18:13
标题: 基板工艺SOP和OSP问题
请教大佬们，基板设计中的SOP工艺和OSP工艺，有什么区别呢？什么样的场景下需要使用哪种工艺，对应地在设计上需要注意做什么处理呢？谢谢。
( ]$ F. x( n& m) z0 q
作者: Getaway    时间: 2024-7-22 18:32

0 M, m1 q* B3 f
作者: Dc2024022229a    时间: 2024-7-23 09:03
SOP工艺  Solder On Pad，一般是FC Chip使用，基板的Pad上通过植球，然后压扁成型，形成Solder Bump，便于后续的芯片粘接。8 K0 Y/ y9 ~5 S% j
OSP工艺 有机保护膜，定义应用如上表，是为了保护Cu Pad不被氧化，保证焊线或者植球时的良好的结合，OSP一般可以通过FLux处理掉，也有不处理的。
作者: 17794208985    时间: 2024-7-23 09:04
Getaway 发表于 2024-7-22 18:32
! Y, n- [/ _1 X/ P# ]: v
这个很明显不对，sop解释为了作业指导规范，不是表面工艺处理，网上找了好久也没找到
作者: 星期三小子    时间: 2024-7-23 09:09
17794208985 发表于 2024-7-23 09:049 c' W/ {/ u" U
这个很明显不对，sop解释为了作业指导规范，不是表面工艺处理，网上找了好久也没找到
$ A4 @8 R. O' o  t6 S7 ^$ o
参照3楼描述

QQ截图20240723090642.jpg (20.23 KB, 下载次数: 5)

QQ截图20240723090642.jpg
作者: 17794208985    时间: 2024-7-23 09:10
Dc2024022229a 发表于 2024-7-23 09:037 r' d, w0 s; D0 f! ]
SOP工艺  Solder On Pad，一般是FC Chip使用，基板的Pad上通过植球，然后压扁成型，形成Solder Bump，便于 ...

  `- }, Q# ~1 R- J  f3 G大佬，请问下，那sop可以用在C2上吗？比如FC 形式的 bump pItch间距110um或者更小的话，bump中间做不了绿油桥，能继续使用SOP吗？就是想了解下这两种工艺的应用场景，谢谢
作者: 星期三小子    时间: 2024-7-23 09:10
星期三小子 发表于 2024-7-23 09:096 u1 `) R+ p6 @+ H
参照3楼描述

# z  v# D$ x( F$ k4 }2 ?% f说错了 是2#$ x/ Q' m7 h( o& y4 z/ X: {
作者: 17794208985    时间: 2024-7-23 09:55
星期三小子 发表于 2024-7-23 09:09
: G# @  X# ~5 ^3 z/ @! X参照3楼描述
0 b% k  H* O2 |: j: @0 J% j
嗯嗯  谢谢  看到了  sop那里有个H，那SOP是不是只能应用在C4上？C2上可以用吗？
3 Z( ~5 M$ U; V* t) z
作者: 星期三小子    时间: 2024-7-23 12:34
17794208985 发表于 2024-7-23 09:10
3 K' T6 C: _( V4 A# `& E7 r大佬，请问下，那sop可以用在C2上吗？比如FC 形式的 bump pItch间距110um或者更小的话，bump中间做不了绿 ...

4 s% @5 d5 I5 F可以看下这个，主要应用区分还是受限于bump pitch间距和费用。 Solder Bump的 bump pitch间距normal  min=150um，也就是说小于这个值就需要用C2了；
8 Z+ l2 a, h( n) z/ |同时C4和C2需要的开窗尺寸也不同
  L& C% k) M2 R/ F" R! x0 h* L- D* {, ?: f2 |- k% F: H

QQ截图20240723122154.jpg (23.58 KB, 下载次数: 3)

QQ截图20240723122154.jpg
作者: 17794208985    时间: 2024-7-23 13:41
星期三小子 发表于 2024-7-23 12:341 m( w/ U) X) v0 f- C$ s/ M2 e6 y7 ^
可以看下这个，主要应用区分还是受限于bump pitch间距和费用。 Solder Bump的 bump pitch间距normal  min ...
& \4 U# M' z7 B4 l# A
好的  感谢感谢
作者: Dc2024022229a    时间: 2024-7-24 16:00
星期三小子 发表于 2024-7-23 12:34
, D/ p& h. r: W' |& m: {  C可以看下这个，主要应用区分还是受限于bump pitch间距和费用。 Solder Bump的 bump pitch间距normal  min ...

% r* x! j% A; Z% d* L( x7 v. o9 t感谢上面的表格说明。( p: u' G. i( E3 L, g
我在捋一下，如果是针对芯片的bump pad处理，SOP 一般就是针对Solder bump （C4技术），如果是Pillar Bump就是C2技术。
. ~: B& n; n1 @9 @; @( x9 n% Z. p
1 \7 a1 C- X; ~1 ^  I3 x2 A8 o4 {- p$ E
我想问的是FC的基板，pad 上如果是SOP加工处理了，那芯片的Solder Bump 或 Pillar Bump 都适用吗？
# m4 m$ a' _, s, j! c* {5 o
3 S, K) K6 d* m7 M
作者: 星期三小子    时间: 2024-7-25 09:36
Dc2024022229a 发表于 2024-7-24 16:00
& N. K4 U! y" c3 Z感谢上面的表格说明。
5 J% i, A# r/ o, s# t/ _我在捋一下，如果是针对芯片的bump pad处理，SOP 一般就是针对Solder bump （C4技 ...

  s1 a: g# ]+ A8 g/ k, p4 y设计上可以适用（基板PAD参数需要同bump参数互相适配），但是建议综合考虑，可以参照附图

QQ截图20240724190545.jpg (51.23 KB, 下载次数: 4)

QQ截图20240724190545.jpg
作者: 1597689180@qq.c    时间: 2025-11-7 14:43
学习学习学习



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2