EDA365电子论坛网

标题: 为啥DDR颗粒的数据线、地址线都是一样的？ [打印本页]
作者: Csec    时间: 2024-6-17 21:52
标题: 为啥DDR颗粒的数据线、地址线都是一样的？
这个S912芯片配置了四颗DDR3，正反贴两颗数据共用，地址也是共用的，这是基于什么原理呢？贴片的时候只会贴2片吗？
  ?& h8 n* J: S% l
: p8 S5 \8 `. e2 W5 P 9 h' k. c7 h( ~$ x7 w3 w
  H9 }% R" K- t

4 @/ Z+ x8 m% v# n1 E/ u5 E6 \& c& S- x6 v& d: [. U
- q4 E9 ]; w6 k: @
3 v  r/ [( p6 n
作者: 超級狗    时间: 2024-6-18 07:54
4 顆的排列應該是：
5 U: a" I$ @  d; h+ ~* O5 F# s& k" G1 T7 z1 J7 \
總線寬度 32 bit + Chip Select (nCS) x 2
) B  n3 W3 z& K! x+ U" U7 y* M. s5 q# ^) D4 p# m

& m" W/ g6 i6 [$ v( ~; z/ K; ?8 R5 {. [2 ]
+ \8 r& y& r2 o8 e
作者: Csec    时间: 2024-6-18 10:10
超級狗 发表于 2024-6-18 07:549 d, P% t8 F  J7 y) D$ e
4 顆的排列應該是：
1 B4 S! w9 C0 i$ i8 Z
  • CS0 + DQ0 ~ DQ15

    • ! \( [/ ]' z9 \, |  M) S谢谢版主，这样做就是为了增加数据总线的宽度是吧，这样通过cs片选来进行选择，变成双通道64位？
    作者: 超級狗    时间: 2024-6-18 17:13
    Csec 发表于 2024-6-18 10:106 d. R9 T1 \3 u5 ^  ^7 C4 Z1 ^
    谢谢版主，这样做就是为了增加数据总线的宽度是吧，这样通过cs片选来进行选择，变成双通道64位？
    / j; W3 x3 I* ]0 o
    補充一下：5 p- {! z1 K4 [. d
    嚴格來說，32 位元雙通道並不等同於 64 位元，而是兩個 32 位元通道交錯（Interleave）使用。在總線存取需要等待時間的情況下，這種方式反而效率會更高一些。7 x" L; i/ G" d5 S
    9 Q6 }0 h% I# V" Y

    8 d: K* l% D# U
    作者: Csec    时间: 2024-6-19 12:00
    超級狗 发表于 2024-6-18 17:13# q9 S5 F: j9 l) Y7 v8 W4 n
    補充一下：
    , m% `) H3 O5 q0 c嚴格來說，32 位元雙通道並不等同於 64 位元，而是兩個 32 位元通道交錯（Interleave）使用 ...

    5 g6 y0 O( R" j; W谢谢版主的贴心回复，还想多问一句，一般什么情况下会用这种复用的架构呢。主控芯片不支持64位的情况下吗
    作者: 超級狗    时间: 2024-6-19 13:01
    Csec 发表于 2024-6-19 12:00
      [7 a5 B" D) n" o1 y谢谢版主的贴心回复，还想多问一句，一般什么情况下会用这种复用的架构呢。主控芯片不支持64位的情况下吗
      d1 O* W6 o) a  ?! q( a+ J
    記得踢哀（TI）的 OMAP 4 處理器，同時支援 64 位元單通道和 32 位元雙通道，有無支援具體就得看處理器規格書。以前看過一篇研究報告，32 位元雙通道的效能上好不過 30%，實測大多只增加十幾個百分點罷了，和軟件的行為有極大的關係。大規模讀寫內存時，效能才會顯著，但誰會無聊到沒事在那邊猛搬運資料？5 H  |1 t1 G* o* H

    0 H6 m9 i; u! N- r- y4 t1 E! h+ [2 X. Y4 \  k* e% B  f
    " w) j5 w# X  E  b, K" ^7 H
    如果你的應用不在乎那十幾趴的效能。自然也沒必要這麼做。例如，電子紙（EPD）的反應速度很慢，有些電子書的設計，即便使用了 64 位元處理器，設計上都還是 16 位元單通道。線路佈局（PCB Layout）簡化後有機會四層板就搞定，降低成本對內卷的誘因更大。
    ! h' k) ^) k0 c
    / i" l! Y4 G% d7 K: j, G- W: S" N4 c8 I7 X7 J4 P
    作者: huo_xing    时间: 2024-6-19 13:59
    超級狗 发表于 2024-6-18 17:13
    ! E9 j+ m- P* ?9 E  j! [: T; i1 e% O7 j補充一下：% |; Y2 K( [& A) v8 K; D
    嚴格來說，32 位元雙通道並不等同於 64 位元，而是兩個 32 位元通道交錯（Interleave）使用 ...
    / r4 q, p* L9 v+ j* I' U& L
    1. interleave和rank是两个概念。rank是CPU处理的数据位宽（32/64）。2. interleave是cpu读取ddr颗粒的技术，对应的是日常说的通道数（channel）。32bit的cpu也可以用interleave技术来读取数据。
    ! V* P2 A$ \4 e3 F+ O' e9 v3. 现在很多cpu是64bit的，但是ddr还是32bit。这样cpu需要读取两次ddr才能组成一次cpu数据处理长度，主要是考虑设计成本。应用在要求不高情况
    + P8 O' [+ i5 k. f/ {% T- d6 i) q* `2 W) b- @, ]- ~

    1 c! T/ R' p7 n" M# d6 s+ k
    7 P% f; Y8 s  Q6 z+ \2 k
    作者: Csec    时间: 2024-6-20 16:25
    huo_xing 发表于 2024-6-19 13:59$ F$ u' `& W2 W; a( m: v8 O
    1. interleave和rank是两个概念。rank是CPU处理的数据位宽（32/64）。2. interleave是cpu读取ddr颗粒的技 ...

    # m1 [6 v7 E0 C' q3 n8 l+ W7 U多谢答疑解惑，我看到也是越来越少了，基本都是64通道的6 ]! x5 M- b. w8 N! ?4 I




    欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2