EDA365电子论坛网

标题: LPDDR4X PHY 问题 [打印本页]

作者: lenhung 时间: 2024-6-4 09:59
标题: LPDDR4X PHY 问题
请教下各位大佬：
cadence的LPDDR4X PHY IP，在bump上只有A0-A5，但是PCB上的LPDDR4X颗粒有A0-A5，B0-B5。请问这种在基板上怎么处理。是一个bump分别连出2个bga ball。还是一个bump连一个bga ball，然后在PCB上分别接？

作者: Sleep_xz 时间: 2024-6-4 13:58
找个PCB板参考一下

作者: Sleep_xz 时间: 2024-6-4 14:04
https://www.eda365.com/forum-26-1.html
这里面都是PCB作品，你找找那个能参考

作者: athena_lu 时间: 2024-6-6 15:40
听不懂讲的啥发点资料我们学习一下啊

作者: 青藤门下一走狗 时间: 2024-10-28 14:40
学习学习

作者: 毛豆盛宴 时间: 2025-2-20 09:13
大佬，这个问题最终有结论了吗？PCB上一托2？T型端接？速率跑步上去呀

欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/)