EDA365电子论坛网

标题: 请教下，降压DCDC的SW脚出现这种波形一般是什么情况？ [打印本页]
作者: Scisci    时间: 2024-4-7 09:34
标题: 请教下，降压DCDC的SW脚出现这种波形一般是什么情况？
如图，降压IC测出的SW管脚波形，有好多周期性振荡，想请教一般是什么情况下会出现这种波形？算异常吗？怎么解决？担心RE测试过不去。。。$ o( x2 `' ?8 _* c

dcdc空载.jpg (91.56 KB, 下载次数: 19)

降压DCDC的SW脚波形

降压DCDC的SW脚波形
作者: Scisci    时间: 2024-4-7 09:37
电源IC用的TPS565242
作者: Scisci    时间: 2024-4-7 09:41
这是Layout部分；波形测试的是空载和带载时（大概0.5~1A左右）的波形，没什么很大差异。。。。
! o. G5 C5 Y+ E4 B% M2 z

DCDC-Layout.png (42.99 KB, 下载次数: 14)

电源IC的Layout部分

电源IC的Layout部分
作者: apeng168    时间: 2024-4-7 13:52
这是电源芯片自身机制
作者: huo_xing    时间: 2024-4-7 14:08
这个SW波形很好了。后面震荡是负载太轻，负载加上去就没有了
作者: Scisci    时间: 2024-4-7 14:40
huo_xing 发表于 2024-4-7 14:08
" i1 e0 c/ V" M0 ~6 @这个SW波形很好了。后面震荡是负载太轻，负载加上去就没有了

4 R, i; j9 w* I& J当时设计时不知道负载电流大概多少，想着直接上的负载max=5A，而实际可能只要不到1A，负载后期不会有太多变化了，需要消除这种振荡有什么建议嘛？求教。
作者: Scisci    时间: 2024-4-7 14:41
apeng168 发表于 2024-4-7 13:52( M4 O# s. m" Q2 L' w2 }, ~
这是电源芯片自身机制
/ S- x2 u: E- W- [
是嘛，主要担心这振荡辐射太强，怕过不了RE辐射测试，有办法补救嘛; V2 j! ]/ H: `" P, J5 q
作者: Pornlin    时间: 2024-4-7 15:08
辐射源主要时SW，减小SW的覆铜面积可以减小辐射。根据你电流只有1A，可以更换大感值的电感应该能改善这个开关波形
作者: myiccdream    时间: 2024-4-7 15:09
本帖最后由 myiccdream 于 2024-4-7 15:11 编辑
- o4 P. P  P9 R1 q
Scisci 发表于 2024-4-7 14:41- L4 P8 R% Q/ V  X1 Z2 b" Q: D
是嘛，主要担心这振荡辐射太强，怕过不了RE辐射测试，有办法补救嘛

. e, \# A, a) y* G. |  h" o* l1 `最简单的办法就是在输出端加一个阻值不大的电阻，。造成一个假负载。让芯片电流上去
0 n" u) x* S' i其他的办法就是根据实际电流，把把电感值改小。改芯片工作频率。1 I* h( V8 T+ R4 x. s3 h
作者: Scisci    时间: 2024-4-7 15:32
Pornlin 发表于 2024-4-7 15:08
! y, I3 j4 e! X& q+ M9 n3 c辐射源主要时SW，减小SW的覆铜面积可以减小辐射。根据你电流只有1A，可以更换大感值的电感应该能改善这个开 ...

, v. L1 e7 {% j% k9 u' `! f实测有效电感值从2.2uH改为4.7uH,振荡改善很多。
作者: Pornlin    时间: 2024-4-7 16:05
Scisci 发表于 2024-4-7 15:32
- V& J; Y5 o$ c; `' [1 `实测有效电感值从2.2uH改为4.7uH,振荡改善很多。
$ l6 ]1 r9 y2 z1 D
可以去TI网站仿真一下，或者找一个PIN to PIN的低电流的替换料更佳。
4 e$ g! H( y2 b4 {
作者: huo_xing    时间: 2024-4-7 16:12
本帖最后由 huo_xing 于 2024-4-7 16:28 编辑 % e& I# [; d8 _8 D% @
Scisci 发表于 2024-4-7 15:32) M$ s3 T7 ^+ U1 y
实测有效电感值从2.2uH改为4.7uH,振荡改善很多。

: P( p2 A& F$ R  o9 s电感不要随便改，电感大了会影响电路环路稳定性、负载调整率。你现在担心的是EMC，buck做这个优化对EMC只有好处。如果没有这个功能，那么mos在第一个震荡开始就会进入下一个周期的开关。mos的开关模式时dv/dt是远远高于震荡模式的，那么EMC那个更好还要讨论吗？
$ I( l! p  K# N7 b如果还不明白，换个角度考虑。buck芯片如果搞了这个功能虽然效率上去了，但是板卡的EMC更差。优化EMC的成本谁来承担？这个芯片谁还会买？（很多时候效率80%和90%是无所谓的，但是成本是必须要考虑）6 o4 K" C" I7 s0 L% ?
作者: Scisci    时间: 2024-4-7 17:31
huo_xing 发表于 2024-4-7 16:12
6 s$ y/ k0 A& j/ I' D3 U, J5 X. W电感不要随便改，电感大了会影响电路环路稳定性、负载调整率。你现在担心的是EMC，buck做这个优化对EMC只 ...
) n- Q" u2 F2 h$ j4 ?
确实，电感值变大些，实测动态负载响应变差了些（输出电容没去变化它），但考虑到这个板子后端负载不会变化太大，所以感觉取舍下，电感适当加大些，振荡基本消除，不知道这样说对不对；至于上面说想消除这个振荡，是这边担忧会不会有EMI的问题（也是猜测），刚查了下测试标准，30Mhz以下貌似无要求，复测了下没调电感之前的“SW”波形，振荡的频率在10Mhz以下（是不是可以理解为，这个轻载时的振荡波形不用管他，也不会影响RE测试？）。4 O6 L9 E# l. B( ]- w2 p$ L
作者: Dc202401028a    时间: 2024-4-8 14:50
66666666666
作者: 13622055914    时间: 2024-4-12 15:43
可以调整电感参数还有反馈电阻值，反馈电阻值也有一定影响。同时增大或减小倍数，
作者: guchenglihua    时间: 2024-4-15 11:26
Scisci 发表于 2024-4-7 14:40
! W) o+ t* I' ~3 f9 _& t5 F当时设计时不知道负载电流大概多少，想着直接上的负载max=5A，而实际可能只要不到1A，负载后期不会有太 ...

, o2 [' G* }) S& B看你截屏后面的振荡也才几百K的振荡，这应该不会有太大的影响只要layout不太差。如果想预留解决方案可以在SW脚预留一个RC回路衰减高频振荡，或者是认为去调整芯片的振荡频率，正常情况这种振荡不可怕，可怕的是开关时那些过冲，那个才是对EMC影响最大的。* M' R4 ^/ U8 ?
作者: Scisci    时间: 2024-4-15 14:02
guchenglihua 发表于 2024-4-15 11:26
1 ?. }( C: H) O2 r9 Z- q7 n看你截屏后面的振荡也才几百K的振荡，这应该不会有太大的影响只要layout不太差。如果想预留解决方案可以 ...

1 m& T3 Y2 m8 i( E轻载的波形振荡不止几百K，有5Mhz左右，过冲的振荡倒是还好没有，目前CE测试已过。
) @0 X5 b/ i6 C3 \0 b



欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2